一般多边形网格模型的几何压缩方法

使用Face Fixer方法对由一般多边形网格构成的三维模型拓扑信息进行了压缩，采用3阶自适应算术编码进一步提高压缩比，通过把顶点位置坐标变换到局部坐标系中，结合量化、平行四边形顶点坐标预测以及算术编码来实现三维网格模型几何信息的压缩，在几何模型质量基本没有损失的情况下，获得了很好的压缩性能。     

关于三维网格压缩和渐进传输问题的几点探讨

通过对渐进网格（PM）和压缩渐进网格（CPM）技术的探讨，提出了在采用线性插值的方法分批传输压缩数据的同时，动态细化3D模型的几何网格。相应地，对CPM算法进行了简化，以减少解压时的开销，在CPM的基础上使渐进细化网格有更好的显示效果。     

基于四叉树的缓存复用机制地形算法

为了减少地形数据的冗余,实现缓存复用,在研究了Geo-CLipmap算法的基础上,针对其采用嵌套网格一次只能渲染单张高程图的方案,提出了一种块状四叉树的数据结构,同时分开存储节点的位置信息和高程信息,有效地减少了数据大小和数据交换,实现了顶点和索引缓存的复用;利用掩膜填充不同分辨率网格之间的缝隙,避免了加入光照后的几何失真,并使用几何过渡消除几何体的跳变。经过实验测试,该算法能有效地压缩数据量,在稳定帧速的情况下,实现地形的无缝渲染。     

基于Bayes-MeTiS网格划分的3D几何重构

为提升 3D模型几何重构过程的压缩效率,提出一种基于MeTiS网格划分的贝叶斯3D模型几何重构算法。首先,在编码端 采用MeTiS方法 对原始3D网格进行子网划分,采用随机线性矩阵对子网几何形状进行编码,并对边界节点的邻居节点使用伪随机数生成器进行数据序列构建;然后,利用贝叶斯算法进行几何模型重构算法的设计,在理论上给出了均值、方差矩阵以及模型参数学习规则,实现了3D模型的几何重构;最后,将其与图傅里叶光谱压缩(GFT)、最小二乘压缩(LMS)和基于压缩感知的图傅里叶光谱压缩(CSGFT)等算法进行仿真对比。结果表明,所提方法具有较高的比特率压缩指标以及较低的重构误差,计算效率明显提高。     

三维网格单一位率压缩统一框架的设计与实现

三维网格单一位率压缩技术将网格的几何信息和拓扑连接信息分开独立压缩.进行连接信息压缩时,通常对某种结构表示的网格连接信息进行某种形式的遍历,对遍历过程进行信息编码压缩;压缩几何信息时,一般需要经过量化、预测和熵编码3个处理过程.通过对该类算法进行研究总结,提出并设计了一个针对三角网格的单一位率压缩统一模式框架,并基于OpenGL和Visual C 6.0,以Edgebreaker算法为例进行了实验.     

一种新的三角形网格压缩算法

现代图形应用系统需要绘制大量的几何体，这给绘制硬件带来内存、带宽等问题。解决该问题的方法之一就是在预处理阶段对静态三维几何物体进行压缩处理。本文提出了一种新的三角形网格压缩／解压缩算法，该算法将三角形网格分解成一组三角形条和序列顶点链，然后对顶点连通性进行熵缟码。该算法与已有的GTM压缩算法相比，压缩率提
高了32％，并且支持并行解压缩。本文还提出了一种平行四边形预测方法来压缩顶点坐标。     

一般多边形网格的几何压缩

提出一个通用的一般多边形网格的几何压缩算法，针对目前三维拓扑压缩算法大都仅适用于三角网格的现状，在巳有算法的基础上，进行了有效的推广，使得对于包含任意边数多边形的网格都可以进行有效的压缩编码；另外，根据多边形网格任一多边形中的各个顶点共面的特性，提出一种顶点坐标压缩方案，该方案与上述拓扑压缩算法有机结合可以显著地减少一般多边形网格数据在网上传输所需的带宽；最后，对编码过程产生的输出流进行流程编码与算术编码相结合的混合压缩编码，从而进一步提高压缩比。     

三角形条带网格模型几何压缩方法研究

三角形条带为三角形网格提供了一种紧凑的表示方法，使快速的绘制和传输三角形网格成为可能，因此对由三角形条带构成的网格压缩进行研究具有重要的意义．本文使用Triangle Fixer方法对三角形条带构成的三维模型拓扑信息进行了压缩，并采用3阶自适应算术编码进一步提高压缩率；同时结合量化、平行四边形顶点坐标预测以及算术编码来实现三角形网格几何信息的压缩，在几何模型质量基本没有损失的情况下，获得了很好的压缩性能．     

基于能量最小化的网格优化算法

对网格优化的方法进行研究,提出一种基于能量最小化的网格优化算法.给定一定数量的三维散乱点数据和一个初始三角网格,使用能量最小化算法对网格顶点位置进行优化,使网格顶点更好地逼近三维散乱点数据;网格也更加逼近实际曲面.实验结果表明,使用该算法能够获得形状良好的网格.     

一种基于网格方法的高维数据流子空间聚类算法

基于对网格聚类方法的分析，结合由底向上的网格方法和自顶向下的网格方法，设计了一个能在线处理高维数据流的子空间聚类算法。通过利用由底向上网格方法对数据的压缩能力和自顶向下网格方法处理高维数据的能力，算法能基于对数据流的一次扫描，快速识别数据中位于不同子空间内的簇。理论分析以及在多个数据集上的实验表明算法具有较高的计算精度与计算效率。     

A Novel instruction stream buffer for VLIW architectures

The instruction compression mechanism used to solve the drawbacks of traditional very long instruction word (VLIW) architectures often leads to poor code density in the instruction cache, which causes the irregular lengths of long instructions to cross the different cache line. These split long instructions cannot be fetched simultaneously, which creates a bottleneck for VLIW architectures. This paper proposes a buffing mechanism which can slide the split long instruction as a continuous form to offer better efficiency in instruction fetching. This approach helps maintain the behaviors of the software pipeline technology, which schedules iterative instructions to enhance the performance of streaming processing for VLIW architectures. In the proposed mechanism, the instruction stream buffer stores the repeat block completely and suspends as far as possible the cache access to reduce access time. The advantages of repeatedly issuing instructions in the instruction buffer and preventing split long instructions, can substantially improve the performance in fetching instructions. Simulation results show that the mechanism is efficient at the instruction level for the basic DSP/IMG library by improving performance by 35% on average.     

基于流密码的可重构处理结构及其专用指令集研究

在对多种流密码算法生成结构进行分析的基础上,提出一种基于流密码的可重构处理结构,并在总结重构流密码算法使用频率较高的基本操作类型的基础上,为该流密码可重构处理结构设计了一种专用指令集。描述了指令的具体格式,并对指令性能进行了评估。结果表明,该指令集作用在该流密码可重构结构上可灵活高效地实现多种流密码算法。     

采用自然语言的移动机器人任务编程

本文在机器人具备基本运动技能的基础上［1］，采用基于指令教导的学习方法．通 过自然语言教会机器人完成抽象化任务，并以程序体方式保存所学知识，也即通过自然语言 对话自动生成程序流．通过让机器人完成导航等任务，验证所提自然语言编程方法的可行性 ．     

基于动态指令基因的病毒防护方法研究

提出基于动态指令基因的病毒防护模型。读取被检测程序运行过程中在处理器以及存储器中的数据流,通过滑动窗口实时动态扫描该数据流,计算出程序指令基因(有效指令结构的指纹数据),将程序指令基因与预置的破坏性指令数据库进行散列运算,从而识别是否为病毒程序。此模型解决了目前世界上无法达到与程序同步执行过程中的实时动态检测的问题,在防御计算机病毒实验过程中取得了较好的应用效果。     

Scheduling DAG's for asynchronous multiprocessor execution

A new approach is given for scheduling a sequential instruction stream for execution “in parallel” on asynchronous multiprocessors. The key idea in our approach is to exploit the fine grained parallelism present in the instruction stream. In this context, schedules are constructed by a careful balancing of execution and communication costs at the level of individual instructions, and their data dependencies. Three methods are used to evaluate our approach. First, several existing methods are extended to the fine grained situation. Our approach is then compared to these methods using both static schedule length analyses, and simulated executions of the scheduled code. In each instance, our method is found to provide significantly shorter schedules. Second, by varying parameters such as the speed of the instruction set, and the speed/parallelism in the interconnection structure, simulation techniques are used to examine the effects of various architectural considerations on the executions of the schedules. These results show that our approach provides significant speedups in a wide-range of situations. Third, schedules produced by our approach are executed on a two-processor Data General shared memory multiprocessor system. These experiments show that there is a strong correlation between our simulation results, and these actual executions, and thereby serve to validate the simulation studies. Together, our results establish that fine grained parallelism can be exploited in a substantial manner when scheduling a sequential instruction stream for execution “in parallel” on asynchronous multiprocessors     

Optimizing CAM-based instruction cache designs for low-power embedded systems

Energy consumption and power dissipation are important concerns in the design of embedded systems and they will become even more crucial with finer process geometry, higher frequencies, deeper pipelines and wider issue designs. In particular, the instruction cache consumes more energy than any other processor module, especially with commonly used highly associative CAM-based implementations.Two energy-efficient approaches for highly associative CAM-based instruction cache designs are presented by means of using a segmented wordline and a predictor-based instruction fetch mechanism. The latter is based on the fact that not all instructions in a given I-cache fetch are used due to taken branches. The proposed Fetch Mask Predictor unit determines which instructions in a cache access will actually be used to avoid fetching any of the other instructions. Both proposed approaches are evaluated for an embedded 4-wide issue processor in 100 nm technology. Experimental results show average I-cache energy savings of 48% and overall processor energy savings of 19%.     

Code scheduling for multiple instruction stream architectures

Extensive research has been done on extracting parallelism from single instruction stream processors. This paper presents our investigation into ways to modify MIMD architectures to allow them to extract the instruction level parallelism achieved by current superscalar and VLIW machines. A new architecture is proposed which utilizes the advantages of a multiple instruction stream design while addressing some of the limitations that have prevented MIMD architectures from performing ILP operation. A new code scheduling mechanism is described to support this new architecture by partitioning instructions across multiple processing elements in order to exploit this level of parallelism.     

基于词序嵌入的二进制基本块相似性检测

神经机器翻译技术能够自动翻译多种语言的语义信息, 已被应用于跨指令集架构的二进制代码相似性检测, 并取得了较好的效果. 将汇编指令序列当作文本序列处理时, 指令顺序关系很重要. 进行二进制基本块级别相似性检测时, 神经网络使用位置嵌入来对指令位置进行建模. 然而, 这种位置嵌入未能捕获指令位置之间的邻接、优先等关系. 针对该问题, 本文使用指令位置的连续函数来建模汇编指令的全局绝对位置和顺序关系, 实现对词序嵌入的泛化. 首先使用Transformer训练源指令集架构编码器; 然后使用三元组损失训练目标指令集架构编码器, 并微调源指令集架构编码器; 最后使用嵌入向量之间欧氏距离的映射表示基本块之间的相似程度. 在公开数据集MISA上的实验表明, P@1评价指标达到69.5%, 比对比方法MIRROR提升了4.6%.     

基于贝叶斯方法的电网操作指令自动识别系统

为了提高电网操作的自动控制能力,需要进行操作指令自动识别,提出一种基于贝叶斯方法的电网操作指令自动识别方法,构建电网操作指令传输信号模型,采用相关性检测方法进行电网操作指令的集成传输和调度,结合模糊加权学习方法进行电网操作指令的自动跟踪和程序加载,采用贝叶斯方法进行电网操作指令的输出转换控制,提高电网操作指令的指向性和识别能力。在Visual DSP++环境下进行电网操作指令识别系统的开发设计,构建指令的读写模块、指令加载模块和指令传输模块,结合嵌入式模块化设计方法进行电网操作指令自动识别系统的模块化开发设计,利用C/C++编写电网操作指令程序,实现电网操作的自动控制和指令混合加载。测试结果表明,该系统能有效实现电网操作指令的自动识别,在DSP硬件运行程序上指令调度性能较好,提高了电网操作的稳定性。     

基于RISC-V的数据安全指令

RISC-V是基于精简指令集原理建立的免费开放指令集架构, 具有完全开源、架构简单、易于移植、模块化设计等特点. 随着网络高速发展, 安全风险无处不在, 利用RISC-V的可扩展特性是一种非常有效地提升RISC-V设备安全的方式. 因此, 本文针对RISC-V自定义指令的安全能力, 结合可信计算、流密码技术, 设计了简单高效的RISC-V自定义指令, 实现基于可信基的数据安全存储功能, 并依托GNU编译工具链实现对自定义指令的编译支持, 在模拟器上测试应用程序对自定义指令的调用执行. 该指令充分结合可信计算与流密码的安全特性, 可实现较强的安全性.