带多比特记忆组合生成器的密码分析

带记忆的组合生成器可以提高生成器的代数次数和相关免疫阶数,是一种重要的密钥流生成器。为此,研究带多比特记忆的组合生成器的概率模型,分析带多比特记忆的组合生成器的k阶相关免疫的充分必要条件,计算其输出序列与输入序列相关系数的平方和,并给出平方和的一般计算公式。分析结果表明,满足一定条件的带多比特记忆的组合生成器可以较好地抵抗相关攻击。     

基于DSP Builder的改进型序列生成器设计

针对普通线性反馈移位寄存器(LFSR)产生的序列的线性复杂度太小,难以经受线性逼近攻击的问题;在详细研究序列密码设计理论的基础上,对常规LFSR进行了改进,提出了基于FPGA的利用3个改进型LFSR进行非线性组合构成一个序列生成器的方法,并用DSP Bullder完成了系统的总体设计,调用Quartus Ⅱ进行综合和仿真,最后下载到EP2C35F672C6中进行实测验证;软件仿真和实测结果均表明这种序列生成器产生的序列密码具有很高的强度和抗破译能力.     

一种密钥流的生成方法及其攻击分析

本文分析了目前密钥流的实现方法,提出一种把克罗内克加矩阵扩大法运用于序列密码的密钥流的生成中去的方法,并对序列密码种采用新密钥流加密方法进行简要的攻击分析,结果表明,该种方法是有效的,生成的序列能通过随机性检测。     

带记忆组合生成器的条件相关性

利用隐马尔可夫模型对带记忆组合生成器概率模型的相关性问题进行了研究,得到快速计算记忆状态条件概率的公式。讨论了上述计算公式在限定条件下的应用。在此基础上对改进的加法生成器进行了条件相关攻击,与其它攻击方法相比,条件相关攻击的计算复杂度和所需密钥流长度达到了折中。     

一类广义自缩序列的伪随机性

在序列密码中,加密和解密所用的密钥序列都是伪随机序列。序列密码体制的安全强度取决于密钥流,因而伪随机序列生成器的设计与分析一直是序列密码研究的中心课题。文中讨论的是新一类广义自缩序列b（ak＋1 ＋ak＋2）的伪随机性,通过选择适当的比特串101、1011、1101、11100、111010和111011来分析其出现次数的奇偶性,证明了广义自缩序列b（ak＋l＋ak＋2）的最小周期在所有1024种情形下全部达到最大,即2^n-1;同时证明了该序列具有良好的低阶自相关性。     

一类广义自缩序列的伪随机性

在序列密码中,加密和解密所用的密钥序列都是伪随机序列。序列密码体制的安全强度取决于密钥流,因而伪随机序列生成器的设计与分析一直是序列密码研究的中心课题。文中讨论的是新一类广义自缩序列b（ak＋1 ＋ak＋2）的伪随机性,通过选择适当的比特串101、1011、1101、11100、111010和111011来分析其出现次数的奇偶性,证明了广义自缩序列b（ak＋l＋ak＋2）的最小周期在所有1024种情形下全部达到最大,即2^n-1;同时证明了该序列具有良好的低阶自相关性。     

基于混沌序列密码的网络信息加密系统

研究和实现了Java平台上基于连续混沌序列密码的网络信息加密系统。用Lorenz方程构成密钥流生成器。提出了一种新的密钥管理机制，充分利用混沌的参数敏感性，将种子密钥设计成由主密钥和随机密钥两部分组成，其中主密钥是Lorenz方程的参数，随机密钥则和用户登陆密码有关，使之达到类似“一次一密”的效果，增强了安全性。系统具有实用价值。     

基于LFSR的钟控密钥流生成器

本文提出了一种基于LFSR的钟控密钥流生成器。该生成器通过一个钟控线性移位寄存器从15个级数是两两互素的线性移位寄存器中控制选取10个,将所选出的各线性移位寄存器生成的m序列相加,然后输出,从而达到了伪随机序列周期扩大的目的。本文还对密钥流生成器的线性复杂度、均匀性、相关性以及游程特性进行了分析。分析表明,该生成器生成序列的周期能达到2128,而且有较大的线性复杂度和良好的相关性和均匀性。认为该序列可以作为密钥流序列进行加密。通过钟控的方式随机选取用于相加的m序列,增加了密钥流序列的条数。此外,本文还给出了该生成器的具体实现算法,有一定的实用价值。     

流密码Grain-128密钥恢复攻击及改进

流密码Grain-128是Grain v1算法的密钥增长版本。为探讨流密码Grain-128的安全性,指出Grain-128密钥流生成器的3个布尔函数的设计缺陷,在此基础上给出流密码Grain-128一种基于密钥流生成器中间内部状态的密钥恢复攻击。该攻击的计算复杂度和空间复杂度都为O(256)。为了抵抗该攻击,对Grain-128密钥流生成器的设计进行了改进。安全性分析表明,改进后的流密码Grain-128能够抵抗所提出的密钥恢复攻击。     

混沌同步密钥流生成算法评价方法

序列密码作为一种重要的加密体制受到关注。研究了序列密码的作用原理,提出了上下文随机性和序列随机性等概念来刻画密钥流的随机性属性,推导并证明了密钥流评价体系。上下文随机性要求密钥流具有弱加密上下文关系,是一次一密加密体制的本质属性。序列随机性要求构成密钥流的各密钥间具有弱相关性,以保证较大的密钥空间。最后,根据提出的评价体系,通过实验分析和理论证明对两个基于混沌的密钥流生成算法进行了评价。     

复合非线性混沌系统伪随机数发生器产生算法

基于传统的特征多项式和寄存器设计的伪随机数发生器具有速度慢、生成代价高和周期短等缺点，通过非线性Logistic映射系统和分段映射描述了复合混沌系统的基本性质，设计了一种基于复合非线性混沌系统的伪随机数发生器的产生算法，基于此设计了新的复合混沌流密码的加密系统。理论和实验结果证明该伪随机数发生器产生的随机序列具有良好的密码学性能，产生密钥空间大，能有效抵御穷举和统计分析攻击。该复合系统具有安全性高、代价低和伪随机特性好的特点。     

Practical attack on NLM-MAC scheme

The NLM stream cipher designed by Hoon Jae Lee, Sang Min Sung, Hyeong Rag Kim is a strengthened version of the LM summation generator that combines linear and non-linear feedback shift registers. In recent works, the NLM cipher has been used for message authentication in lightweight communication over wireless sensor networks and for RFID authentication protocols.     

一种混沌伪随机序列的设计及其应用

提出了一种基于改进型Logistic混沌映射的伪随机序列发生器,理论和试验的结果证明该伪随机数发生器产生的随机序列具有良好的密码学性能,以此为基础设计了一种新型的混沌流密码方案.试验结果表明,该加密方案取得了令人满意的结果.     

TETRA端-端加密系统设计

介绍的TETRA端-端加密系统,使用帧挪用实现语音信号的同步,使用帧插入技术实现视频信号的同步。系统使用分组密码的输出反馈模式实现端-端密钥序列发生器。在短信息端-端加密应用中,密码分组链接模式用来实现密码校验和的计算,该校验和用来确保数据的完整性。     

[a,b]-缩减生成器

利用两个反馈移位寄存器（LFSR）构造了一类新型的缩减生成器——［a,b］-缩减生成器,证明了其输出序列的周期、线性复杂度、重量复杂度、k-错线性复杂度及其0、1个数。理论分析和局部随机性检验表明这类缩减生成器序列具有好的统计特性,适合流密码系统的使用。     

基于混沌反控制的流密码算法设计

应用混沌反控制思想产生超混沌,根据超混沌系统的伪随机特性进行流密码设计。通过对离散线性时不变系统施加非线性状态反馈控制构造一个超混沌发生系统。证明了反馈增益矩阵的存在性,给出选择增益矩阵及系数矩阵元素的约束关系,在此基础上设计基于三维超混沌系统的流密码算法。仿真结果表明该算法具有良好的统计特性。     

一种生成全部m序列的软件方案

在对m序列分析的基础上,给出了一种生成F2上周期为2^n-1的全部m序列的软件实现方案,并且详细说明了对应的计算机程序的设计方法。此方案可以作为设计序列密码的密钥发生器的基础,也可以用于通信、编码等领域,具有一定的实用性。     

[a，b]-自缩减生成器

本文设计了一类新型的密钥流序列生成器—[a，b]-自缩减生成器，仅由一个线性反馈移位寄存器(LFSR)构成，利用相同的初始状态和反馈多项式可以产生一大类伪随机序列。生成序列具有良好的密码学性质：指数级周期，指数级线性复杂度和良好的统计特征。理论分析与局部随机性检验的实验数据都表明[a，b]-自缩减生成器适合于流密码系统的应用。     

GF（3）上的新型自缩控生成器

为得到具有较好伪随机特性的密钥流序列,融合自缩生成器和钟控生成器,设计一种新型的自缩控生成器。在GF（3）上利用2条n级mm-序列构造自缩控序列,该序列是周期为3”。的平衡序列。通过分类讨论方法分别计算序列的1长1、1长2和1长0游程个数范围,并扩展到2长1、k长1和k长2游程。分析结果表明,利用自缩控生成器得到的序列具有平衡性和线性复杂度高、周期长、短游程多的特点,可满足流密码序列的应用要求。     

Design,implementation and analysis of hardware efficient stream ciphers using LFSR based hash functions

Design and implementation of hardware efficient stream ciphers using hash functions and analysis of their periodicity and security are presented in this paper. The hash generation circuits used for the design and development of stream ciphers are low power, low hardware complexity Linear Feedback Shift Register (LFSR) based circuits. One stream cipher design uses LFSR based Toeplitz hash generation circuit together with LFSR keystream generator circuit, while the other design combines LFSR based filter generator circuit with LFSR based polynomial modular division circuit. Both designs possess good security and periodicity properties for the keystreams generated. The developed circuits can compete with the most popular classic LFSR based stream ciphers in hardware complexity at the same time providing additional advantage that the same circuit can be used for hash generation.