基于FPGA的PCI-Express接口卡设计

提出了一种通过FPGA实现PCI-Express(简称PCIE)接口卡的方法,对LVDS信号以及PCIE接口技术进行了充分的研究,设计未采用FPGA自带的PCIE硬核,而是根据PCIE总线桥接芯片对接口时序直接控制,最大程度优化接口逻辑,提高接口传输速率和稳定性;试验中LVDS器件接收LVDS总线上大小为513(列)*512(行)*8(位)的渐变图像,像素时钟为15MHz,帧频率为10帧/s,并传输到FPGA控制部分,FPGA控制部分向PCIE接口发送中断并完成图像数据上传;文中详细讨论了不同模块的实现原理,完成了实际测试和分析,测试结果表明该设计性能稳定,可以实现PCIE接口卡高速数据通信。     

μc/OS-Ⅱ在Nios上的移植

首先介绍嵌入式实时操作系统μC／OS-Ⅱ和Nios嵌入式处理器,分析μC／OS-Ⅱ移植对目标处理器的要求,重点介绍μC／OS-Ⅱ在Nios处理器上的移植过程,最后在Nios开发板上对移植工作进行了测试。     

基于SOPC的音频终端设计

音频终端基于FPGA外围电路设计和Nios Ⅱ系统设计.其中,NiosⅡ片上系统由Nios Ⅱ软核、以太网芯片控制器、CFI(Common Flash Interface,公共闪存接口)控制器、SDRAM控制器等IP构成,并详细介绍了各个IP的原理和设计说明.在设计中,用Altera公司的Quartus Ⅱ软件完成了所...     

基于NiosⅡ传真通信规程的分析与设计实现

通过分析传真通信规程,提出了基于NiosⅡ嵌入式传真通信的方案,并在QuartusⅡ和NiosⅡ IDE环境下开发设计。FPGA开发板与外围Modem电路组成的传真系统,可以实现普通传真机的传真通信。测试结果表明,该设计增加了整个传真系统的灵活性与高效性,实现了软硬件协同的设计,有效地缩短了开发周期,在传真通信领域具有较好的应用前景。     

基于NiosⅡ软核的工业以太网精确时钟同步的实现

介绍了基于NiosⅡ嵌入式软核处理器的工业以太网设备间精确时钟同步的设计与实现.利用Altera公司的Nios Ⅱ处理器,添加片内外设和存储器以及与片外存储器和外设相连的接口,通过SOPC(可编程片上系统)技术嵌入到FPGA芯片中形成Nios Ⅱ处理器系统硬件平台;软件部分移植uC/OS-Ⅱ作为操作系统,Lwip(轻量级TCP/IP协议)处理网络协议,在应用层上实现状态转换、同步报文处理和精确时钟算法.测试结果表明时钟同步精度高,并且最终在一个工业以太网实验平台上进行了长期的实际运行,系统稳定性良好.     

单片数控信号发生系统的SoPC技术设计与实现

设计了一种微型多功能数控函数发生器,采用了嵌人式微处理器NiosⅡ和QuartusⅡ等应用软件来完成设计.利用NiosⅡ可配置、可优化的特点,将系统所需的各逻辑部件植入到一个FPGA芯片之中.并通过Avalon总线将NiosⅡ的Avalon总线主端口(指令和数据的控制端口)与外设的功能选择按键及LED显示部件等连接,具有可裁减、可扩充、能耗低的特点,且实现了软硬件系统在线可编程的片上系统(soPC)功能.     

RFID阅读器中NiosⅡ处理器系统的设计

为提升RFID阅读器系统的性能和功能,采用Nios Ⅱ作为系统的处理器.介绍Nios Ⅱ软核处理器系统的设计方法,提出Nios Ⅱ处理器系统各个组件驱动及射频模块控制程序设计方案.     

基于Nios Ⅱ的SOPC中TFT LCD控制器核的设计

本文介绍了如何在基于Nios Ⅱ的SOPC中设计TFT LCD的Controller Core,用Verilog HDL实现其硬件部分.该控制器通过SOPC中的Avalon总线接口与Nios Ⅱ处理器和SDRAM控制器通信,构建了基于Nios Ⅱ的SOPC,使之能显示640480分辨率,显示颜色深度达到16bit,试验结果正确。     

基于Nios Ⅱ的多用途扩频信号源组件设计

扩频信号源是扩频系统的重要组成设备,可以为扩频接收机提供各种形式的扩频信号（如直扩、跳频等）。针对目前市场上的扩频信号源价格昂贵,采用专用的扩频芯片也存在扩展和升级性能较差的问题,提出采用NiosⅡ软核处理器来实现性价比高且能够灵活改变调制方式的扩频信号源,将NiosⅡ的自定义组件技术与扩频信号源的产生原理相结合,设计出了一种基于NiosⅡ的扩频信号源自定义组件。此组件拥有直扩和跳频两种可选的调制方式,并且具有各种可控制的参数。在应用时利用SOPC（可编程片上系统）技术,只需在NiosⅡ系统中加入此组件并在顶层软件中调用该组件驱动函数库的函数即可产生多种调制方式的扩频信号。     

基于Nios Ⅱ的多用途扩频信号源组件设计

扩频信号源是扩频系统的重要组成设备,可以为扩频接收机提供各种形式的扩频信号(如直扩、跳频等).针对目前市场上的扩频信号源价格昂贵.采用专用的扩频芯片也存在扩展和升级性能较差的问题,提出采用Nios Ⅱ软核处理器来实现性价比高且能够灵活改变调制方式的扩频信号源,将Nios Ⅱ的自定义组件技术与扩频信号源的产生原理相结合,设计出了一种基于NiosⅡ的扩频信号源自定义组件.此组件拥有直扩和跳频两种可选的调制方式,并且具有各种可控制的参数.在应用时利用SOPC(可编程片上系统)技术,只需在Nios Ⅱ系统中加入此组件并在顶层软件中调用该组件驱动函数库的函数即可产生多种调制方式的扩频信号.     

基于SOPC的指纹识别模块设计

随着EDA技术及微电子技术的飞速发展,现场可编程门阵列（Field Programmable Gate Array,简称FPGA）的性能有了大幅度的提高。以Nios Ⅱ软核处理器为核心的SOPC（Systemon Programmable Chip）系统便是把嵌入式系统应用在FPGA上的典型例子,本文设计的指纹识别模块就是基于FPGA的Nios Ⅱ处理器为核心的SOPC设计。通过IP核技术和灵活的软硬件编程,实现Nios Ⅱ对FPGA外围器件的控制,利用SOPC Builder将Nios Ⅱ处理器、指纹读取接口UART、键盘与LCD显示接口、FLASH接口、SDRAM控制器构建成Nios Ⅱ硬件系统,后者是电源和时钟电路、SDRAM存储器电路、FLASH存储器电路、LCD显示电路、指纹传感器电路、FPGA配置电路这些纯实物硬件设计。     

基于FPGA的嵌入式Ethernet-CAN通信转换卡设计

为实现CAN总线与PC通信,便于CAN总线数据的远程监控,提出一种新的基于现场可编程门阵列（FPGA）的多路CAN总线转Ethernet接口方案,以嵌入FPGA的NiosⅡ作为主控制器,MCP2515为CAN总线控制器,88E1111为以太网PHY芯片。利用可编程片上系统（SOPC）技术搭建了系统的硬件模型,在NiosⅡ IDE软件开发环境中,完成CAN控制器、以太网初始化和Ethernet-CAN转换程序。以数控系统中交流伺服驱动器为应用背景,实验结果表明：该转换卡完全满足以太网和CAN总线通信要求,方便地将CAN总线数据接入工业以太网,用户通过网络可方便地实现对工业底层的监控。     

基于Nios Ⅱ的多功能数码相框

介绍了基于Nios Ⅱ的多功能数码相框的实现。系统基于Nios Ⅱ处理器,设计用户自定义模块,构建了灵活性高、可重配置的SoPC系统。设计自定义模块控制LCM显示;采用流水线方式设计JPEG解码自定义模块以提高解码效率;根据SD协议设计SD卡控制器扩展SD卡。实现了FAT16文件系统,便于对SD卡进行文件管理及多平台上的数据交换,并使用μC/OS-Ⅱ操作系统简化软件设计复杂度、提高系统稳定性。最终实现可播放音频并能显示、缩放、旋转图像且带有图像切换特效的多功能数码相框。     

基于SoPC的嵌入式多功能仪器接口协议转换器设计

基于SoPC技术和嵌入式系统,利用NiosⅡ软核处理器的优异性能和软硬件协同设计的方法完成了GPIB、UART和USB接口协议转换器的设计,实现了程控仪器接口GPIB与主控计算机RS-232、USB接口之间的转换。     

基于NiosⅡ的视频采集与DVI成像研究及实现

采用FPGA作为视频采集控制和图像处理芯片,配置NiosⅡ软核,在FPGA片内完成图像处理和图像显示控制,简化了硬件电路和软件程序的设计。在FPGA片内编写视频采集时序,并配置NiosⅡ控制软核,模拟视频数据经视频解码芯片输出ITU-RBT.656格式数据送入FPGA,通过时序控制和NiosⅡ软核把视频解码数据依序存储在SSRAM中,并进行裁剪、交织、颜色处理。     

基于Nios Ⅱ的SPI接口实现

Nios Ⅱ是Altera公司的第二代FPGA嵌入式处理器,和其挂接的外围接口相当于一个完整的SOPC系统,AD9517-1ABCPZ是一款时钟芯片,需通过SPI接口配置,让其先于系统的其他部分工作,为系统其它芯片提供时钟。针对SPI接口的实现,目前有很多方法,基于Nios II实现,具有简单灵活、开发周期短、成本低和系统维护方便等优点,可应用于许多中、低速系统设计。实现主要包括硬件设计和软件设计,硬件设计包括基于Nios II的SOPC系统的搭建,SPI-MASTER接口FPGA程序设计;软件设计包括SPI读写函数设计,AD9517-1ABCPZ寄存器配置函数设计。     

基于FPGA的多软核图像处理系统设计

介绍以图像处理为应用背景、基于FPGA芯片建立的多软核系统设计。系统中包含两个Nios II软核处理器和两个用于进行图像颜色空间转换的CSC MegaCore IP核。两个NiosII软核处理器共享程序存储器、数据存储器及启动存储器。在硬件设计方面,CSC MegaCore IP作为外围组件通过一个自定义的接口控制器连接到以Nios II软核处理器为核心的SoPC系统中。在软件设计方面,运行在每个Nios II软核处理器上的程序通过硬件Mutex核协调对共享数据存储器的访问。     

模块化机器人嵌入式多核主控制器设计

针对模块化机器人控制,提出一种基于FPGA的片上多核主控制器设计方案。利用SOPC技术在单一芯片上设计两个完全不同结构的核心:Nios II软核处理器和协处理器。详细介绍了机器人控制的路径规划流程、Nios Ⅱ软核体系、协处理器的构架及接口以及基于SOPC的片上多核系统实现。实验结果验证了多核主控制器设计的可行性。