擂台赛

本期来稿反映出读者对赛题有两种理解: 第一种理解为设计对两个分数精确进行加减乘除运算的程序,大多数参赛者程序正确,其中接近完美的也有相当数量。问题相对简单,程序应在优化上精雕细琢,多下功夫。例如:对输入运算数分母为0,除数为0的判断加法运算时不是先将两分母相乘再对整个分数化简,而先取第1数分母除以公因子再乘第2分母以减少溢出可能;减法化为加法,除法化为乘法,使程序     

一种改进的反码加法器设计

传统的加法器在有符号数相加时需将操作数转化为补码形式进行运算,运算结束将计算结果再转化为原码。为减少关键路径延迟,在标志前缀加法器的基础上,提出一种改进的反码加法器,将常用反码加法器中的加一单元合并到加法运算中。在SMIC 0.18 μm工艺下,将改进的64位反码加法器与常用的64位补码加法器进行比较,数据显示面积减少了39.1%,功耗降低了39.9%,关键路径延迟降低了5.1%。结果表明,改进的反码加法器性能较优。     

传送带上工件的中心定位系统

要求得在传送带上输送的任意物体的中心,可以通过能让物体在确定位置停止的装置和计量器、两个光电开关及旋转编码器来进行。物体全长的1/2处便是该物体的中心。根据这个原理使用计量器求其中心的过程,是根据1/2分频的加法运算读数和1/1读数的减法运算进行的,当运算值为零时的位置便是该物体的中心。     

基于量子傅里叶变换算法的量子乘法器

乘法运算是许多量子算法中的基本运算之一.为了实现量子乘法运算并且尽可能少地使用辅助量子比特,提出了一种基于量子傅里叶变换算法的量子乘法器.在量子傅里叶加法电路基础上,设计了量子移位电路,并实现了两个n位二进制无符号数相乘的量子电路,其时间复杂度为O(n3).使用IBM提供的开源量子计算工具包Qiskit分别验证了两个2...     

一种基2冗余符号数加法的改进算法

冗余符号数加法器满足了对加法器高速度和高精度的要求。该文针对二进制符号数加法传统算法的不足，提出了一种改进算法，设计了相应的加法电路。它采用3级结构实现加法器，结构简单而规则，中间进位与中间和都仅需要1bit编码。与传统结构相比，该算法实现的电路速度更快、面积更小、动态功耗更少。     

各种编码表示

<正>我们知道,计算机可以进行信息处理。这里的信息除数值信息外,还指非数值信息。数值信息指的是1,2,3,256,1000等可以进行算术运算的阿拉伯数字,而非数值信息指的是字符、文字、图形等形式的数据,不代表数量大小,仅代表一种符号,如电话号码、身份证号、英语单词、人的姓名、标点符号等。我们使用计算机,基本上是通过键盘与计算机打交道,从键盘上敲入各种符号。而计算机只能存储二进制数,这就需要对符号进行编码,将我们敲入的字符转换为二进制数存人计算机。1数的编码表示码：一组无二义性的规则,用来说明用离散形式表示数据的方法,以处理机可接受的符号形式表示数据或一个计算机程序。由于任何信息在计算机中只能用0和1的组合来表示,所以数的正负号也得通过0和1加以区分。通常规定一个数的最高位作为符号位。若该位为0,则表示正数,若为1,则表示负数。这样一来,数的符号也数字化了。这种数的符号也数字化了的二进制数称为“机器数”,而称原来带正负号的数为“真值”。①原码。原码表示的值是数的绝对值。例如：+7的原码：00000111-7的原码：10000111。②反码。正数的反码和其原码相同。负数的反码是：符号位为1,数值位是对该数的原码的相应位取反。③补码。原码和补码都不便于计算机的运算,因为在运算中要单独处理其符号。要将符号位与其他位一样处理就用补码表示数据。a．“模”是指一个计量系统的计数范围。时钟、电表、里程表等都是计量器具,计算机也可看成一个计量机器,它们都有一个计量范围,即都存在一个“模”。时钟计量范围是0-11,模=12。n位计算机计量范围是2的零次方-2的n-1次方,模=2的n次方。模实质上是指计量器产生“溢出”的量,它的值在计量器上表示不出来,计量器上只能表示出模的余数,例如时针只能表示出0—11,时钟一过12点就又从0开始计时,超过12点的数就自动丢弃。任何有模的计量器,均可化减法运算为加法运算。以时钟为例。设当前时钟指向10点,而准确时间为6点,调整时间可有以下两种拨法：一种拨法是倒拨4h,即10—4=6；另一种拨法是顺拨8h,即10+8=18=12+6=6。可见,在以12为模的系统中,加8和减4效果是一样的,因此在以12为模的系统中,凡是减4的问题都可以用加8来代替,这样就把减法问题化成加法问题了。实际上,在以12为模的系统中,11和1,10和2,9和3,8和4,7和5,6和6都有这个性质。对模而言,它们互为补数。共同特点是两者相加等于12(即等于时钟的模)。对于计算机,其概念和方法完全一样。n位计算机,设n=8,所能表示的最大数位二进制数(11111111),相当于十进制数255,若再加1,成为二进制数(100000000),但因只有8位,最高位1自然丢失。本来应该是256却又回到0,所以8位二进制系统的模为2的8次方=256。如同时钟一样,在这样的系统中减法问题可以化成加法问题,只需把减法用相应的补数表示就可以了。可见,把补数用到计算机对机器数的处理上,就是补码。b．补码的定义。对于n位计算机,某数x的补码是：正数的补码：与原码相同,负数的补码：符号位为1,数值位是对该数的原码的相应位取反,然后整个数再加1。2符号的编码表示要让计算机处理各种符号,如,汉字、英文字母、标点符号、数字、数学符号、物理符号等,也必须对这些符号进行编码。人类使用的符号非常多,只能选出常用部分字符进行编码,供计算机处理,被选出的供计算机处理的符号称为字符集。     

基于CSD编码的16位并行乘法器的设计

文中介绍了二进制数的CSD(Canonic Signed-Digit)编码技术;针对目前CSD编码大都是用软件预先求得或基于查找表实现,本文设计了一种有/无符号二进制数的CSD码快速转换的电路结构,其速度快、占用资源少.该编码电路用于乘法器中可以减少一半的部分积数目,文中设计了一种16位有/无符号的乘法器,其采用了Wallace加法树和超前进位加法器,整个设计用Verilog HDL语言实现了RTL描述,并在Altera公司的FPGA上进行了实验验证,结果表明该乘法器是可行性的.     

基于DNA下推自动机二进制减法和乘法的实现

提出了基于DNA下推自动机二进制减法和乘法的实现方法.一位二进制借位减法,是通过预先构造好的DNA下推自动机模型在一个试管中以该模型的运行方式自动完成运算.m位二进制借位减法,是在一位二进制减法的基础上,按照从低位到高位的顺序,将低位产生的借位作为高位试管操作巾的输入符号串,从而完成高位的减法运算.两位二进制乘法中包含移位和加法操作,在两个试管中分别设计好DNA下推自动机模型,分别完成被乘数与乘数各位的移位操作,同时结合相应的生物操作,将其作为另一个试管加法操作中的输入符号串,则加法操作中产牛的结果即为所求.在此基础上,m位二进制乘法可通过移位操作的并行性和加法操作的串行性来完成运算.这些实现方法为DNA下推自动机实现基本的算术运算提供了比较完整的运算机制.     

用“加减法”锤炼企业北大方正电子有限公司总裁任伟泉与本刊副总编刘兴波对话

“加法和减法是数学中最简单的运算方法,对于企业的管理和运营来说,加法和减法也是最简单的方法。不过往往就是因为简单,所以才最直接、最有效！” ——任伟泉     

基于组间进位预测的快速进位加法器

为加快密码系统中大数加法的运算速度,提出并实现一种基于组间进位预测的快速进位加法器。将参与加法运算的大数进行分 组,每个分组采用改进的超前进位技术以减少组内进位延时,组间通过进位预测完成不同进位状态下的加法运算,通过每个组产生的进位状态判断最终结果。性能分析表明,该进位加法器实现1 024位大数加法运算的速度较快。     

一种电流模式敏感放大器及其在SRAM的应用

电流模式敏感放大器是提高大容量SRAM性能的有效方法.介绍了在SRAM中应用传统的电流模式敏感放大器设计,在现阶段研究的基础上提出了一种用数据线来跟踪位线的电流模式敏感放大器设计.用HSPICE进行电路级模拟,得出结果正确.相比较以前的电路设计,速度提高46.3%,功耗延时积降低38.13%.     

Modular array structure for non-restoring square root circuit

Square root is an operation performed by the hardware in recent generations of processors. The hardware implementation of the square root operation is achieved by different means. One of the popular methods is the non-restoring algorithm. In this paper, the classical non-restoring array structure is improved in order to simplify the circuit. This reduction is done by eliminating a number of circuit elements without any loss in the precision of the square root or the remainder. For a 64-bit non-restoring circuit the area of the suggested circuit is about 44% smaller than that of a conventional non-restoring array circuit. Furthermore, in order to create an environment for modular design of the non-restoring square root circuit, a number of modules are suggested. Using these modules it is possible to construct any square root circuit with an arbitrary number of input bits. The suggested methodology results in an expandable design with reduced-area. Analytical and simulation results show that the delay of the proposed circuit, for a 64-bit radicand, is 80% less than that of a conventional non-restoring array circuit.     

一种高效率低功耗的电荷泵设计

在集成电路设计中,随着工艺尺寸越来越小,电路在功耗方面的要求越来越高。设计高效率低功耗的电荷泵（charge pump）,可以提高电荷泵的工作效率,降低整个电路的功耗。这里介绍了一种高效率低功耗的电荷泵,通过仿真图像可以清楚地看到电荷泵的工作情况,看到它是如何实现高效率低功耗的。     

嵌入式软件堆栈溢出的动态检测方案设计

设计了一种动态检测嵌入式软件堆栈溢出及使用量的方案,在不受堆栈溢出影响的定时器中断服务程序中,周期检测堆栈使用量,通过LED提示堆栈溢出深度.通过设置堆栈溢出缓冲区,在RAM空间中隔离堆栈和全局变量分区,使得浅度堆栈溢出不影响系统正常运行,同时,堆栈溢出缓冲区保存了关键的上下文信息,将该信息存储在非易失性存储器中,运行一段时间后,通过专用工具读取非易失性存储器中的堆栈使用量数据和溢出上下文信息,分析异常位置,从而调整堆栈尺寸或者调整程序设计,以提高系统运行的稳定性.     

基于二进制区分矩阵的约简算法研究

给出了一种基于二进制区分矩阵的约简方法.首先基于粗糙集理论定义了二进制区分矩阵及运算规则、基于二进制区分矩阵的最小约简的判别及属性重要性的计算方法.在定义的基础上,给出了基于二进制区分矩阵的求核算法、相对属性约简算法及值约简算法.该约简方法以位操作为主与传统的约简方法比较不包括复杂的逻辑化简和集合运算,在一定程度上简化了计算,提高了约简效率.将该算法应用于数字电路设计的开关电路综合中,得到最简数字电路的逻辑表达,从而说明了算法的有效性.     

以太网帧传输中延时补偿的研究

以太网的帧传输在数据位出错、接收缓冲区满或其他异常情况下,接收器会简单地丢弃帧,特别是在高速传输或网络互连设备中更为明显。虽然以太网提供了重传机制,但是这样会带来延时的不确定性,为传输电路数据的时钟特性,适应以太网承栽电路数据IP包的需求,通过分析以太网数据传输特点,提出了一种包丢失及延时补偿的设计方法,并在FPGA中实现了包丢失补偿的缓冲器设计。     

New improved two-phase interleaved converter with clamp circuit and diode capacitor cell

This paper introduces a new improved two-phase DC–DC interleaved converter with clamp circuit and diode capacitor cell with coupled inductor for DC micro grid. The key focus of this research is to amend voltage gain and to cut down the stress of the switches. The diode capacitor arrangement with coupled inductor used to attain twice the voltage gain. The capacitors are connected end to end at the output to dismiss the voltage ripple. The gain of the modified converter is improved by secondary winding of coupled inductor. The leakage energy of the inductance is recycled and voltage spikes of power switches during turn off operation are suppressed by clamp circuit. The theoretical analysis of the modified converter is verified through simulation. A prototype of 150 W is constructed to demonstrate the efficient operation of the converter.     

Approximation for overflow moments of a multiservice link with trunk reservation

In this paper we propose an approximation for individual overflow moments of a multiservice link with differing arrival rates, capacity requirements and mean holding times, where trunk reservation is used. The approximation is a generalization of Roberts’ well-known approximation for individual blocking probabilities of a multiservice link to higher moments. It can be computed very efficiently. The quality of the approximation for the second moment (variance) is comparable to Roberts’ approximation for the individual blocking probabilities. Thus the results provide an efficient algorithm for computing the two moment characterization of the individual overflow streams and hence can be used for the design and analysis of circuit switched alternate routing networks with trunk reservation links.     

基于Altium Designer的电子电路仿真设计

电子电路仿真设计,是现代电子工程领域进行电路系统设计的EDA新技术,设计方案介绍了EDA软件-AltiumDesigner的特点及主要仿真功能,并以Altium公司推出和应用较广的Protel99SE为例,介绍了静态工作点分析、傅立叶瞬态分析、频率特性分析、参数扫描分析、温度扫描分析和噪声分析等电路仿真设计的方法,可以优化电路性能、缩短设计周期和提高设计效率。     

基于CAN总线的柴油发动机参数自动监测系统

开发了一种CAN总线和SAE J1939协议的柴油发动机运行参数自动监测系统,设计了微控制器与CAN总线连接电路、上位机通信电路设计和电源电路,实现了发动机参数的实时采集和监控,提高了发动运行的安全性.