岛式FPGA线长驱动快速布局算法

传统的FPGA布局箅法需要花费大量时间,影响了FPGA物理设计效率.为了在保证布局质量的前提下缩短布局时间,提出一种岛式FPGA快速布局算法.首先考虑终端传输的迭代二划分,然后进行最小费用流初始布局和低温模拟退火的布局优化.在每一个划分层次中,考虑了线网的终端对线网权重的影响;对于每一个划分的区域,使用最小费用流来确定初始的布局;在布局的最后阶段使用低温模拟退火来提高初始布局的质量.实验结果表明,该算法布局结果的质量高、速度快.     

力驱动三维FPGA布局算法

三维FPGA布局问题的复杂度与二维情况相比成指数倍增长,布局算法需要花费大量时间,影响了FPGA物理设计效率.为了在保证布局质量的前提下缩短布局时间,提出以线长为优化目标基于力驱动的三维FPGA布局算法——3D-WFP.该算法由整体布局、坐标合法化和层划分、布局优化3个阶段组成,通过力驱动算法快速形成整体布局,为后续2个子过程提供更精确的逻辑单元位置和时延信息.提出三维空间填充曲线,根据位置和时延信息依次对逻辑单元按照三维空间填充曲线进行坐标合法化和层划分;修正了低温模拟退火进行布局优化的解空间,大大加快了低温模拟退火的收敛速度.与已有的三维FPGA布局算法比较,3D-WFP在保证运行时间和时延性能的前提下,有效地缩短了最终布局结果,缩短的总线长达7.38%.     

层次式FPGA快速布局算法

随着现代FPGA规模与结构迅速发展,对FPGA物理设计的要求越来越高,为此,对商业化层次式FPGA提出一种快速布局算法.以基于划分的布局方法作为基本算法框架,针对层次式FPGA的结构制定计划分粒度控制、空间分配和线网权重分配等优化策略,对电路划分过程(整体布局过程)和详细布局过程进行优化.实验结果表明,该算法在实现快速布局的同时,嵌入的优化策略平均将总线长缩短29%;与基于结群的层次式FPGA布局算法相比,平均线长仅为基于结群算法的60%,同时平均运行速度快4倍多.     

蚁群与粒子群混合的FPGA布局算法

FPGA布局在自动化设计中起到了十分关键的作用。将粒子群蚁群混合算法应用于FPGA布局问题,针对MCNC基准电路进行布局实验,并与模拟退火算法（SA）,模拟退火与遗传混合算法（GASA）及蚁群算法（ACO）等进行了对比。结果表明该布局方法具有较好的性能。     

统一关键路径时延为基准FPGA模拟退火布局算法

传统FPGA模拟退火布局算法中衡量布局质量的时延代价计算是以各自布局的关键路径时延为基础的,在一定条件下并不能准确地反映实际布局变化情况.为此,提出一种统一关键路径时延为基准FPGA模拟退火布局算法.该算法设置了统一关键路径时延基准,通过引入惩戒系数来降低关键路径时延增加的布局方案被接受的概率,根据惩戒系数对关键路径时延收敛效果的影响制定了基准值设置标准,得到了与布局变化相匹配的时延代价函数.实验验证了文中算法的有效性.     

基于量子模型的快速FPGA布局算法

为能在全局范围内快速搜索到优化的布局结果,提出一种基于量子模型的布局算法,并结合传统模拟退火算法实现FPGA布局。测试结果表明,相比VPR布局算法,该算法的布局运行速度平均提高了2倍以上,时序性能提升了2%,且随着FPGA芯片和电路规模的不断增大,能有效提高FPGA的软件运行效率。     

基于SRAM结构的FPGA抗辐射布局算法

分析由辐射造成的单粒子翻转(SEU)软错误,在通用布局布线工具的基础上,提出一种基于SRAM结构的现场可编程门阵列 (FPGA)抗辐射布局算法。该算法通过优化电路单元在FPGA中的布局位置,减少布线资源开路敏感错误、短路敏感错误以及SEU敏感点的数目。测试结果表明,该算法能减少SEU软错误,提高FPGA的抗辐射性能,并且无需增加额外的设计成本和硬件开销。     

可配置宏的快速FPGA布局算法

提出一种可配置宏模块的快速FPGA布局算法。用解析模型确定所有宏模块及基本逻辑模块的理想位置,通过局部扩散得到一个合理的初始布局方案,用低温模拟退火进一步优化,确定各模块的最终位置。以平方线网总长度为目标函数,与VPR算法相比,该算法能较好地处理宏模块,大大降低布局所耗费的时间,不影响最终布局方案的质量。     

含有快速进位链的FPGA布局系统研究*

为了使FPGA（field grogrammable gate array）布局系统能够处理含有快速进位链及IP(intellectual property)核的复杂电路,在模拟退火算法的基础上,提出一种新的FPGA布局算法。该算法对含有快速进位链和不含快速进位链的电模块分别构造和调用不同的评价函数。以此来优化布局系统,实验结果表明,此布局系统与最具代表性的VPR（versatile place and route）布局系统相比增加了处理进位链和IP核功能,提高了布局系统性能。     

LowTARP:低温交替改善的模拟退火布局算法

在模拟退火算法的基础上,提出一种"低温交替改善"的FPGA布局算法.在模拟退火的低温阶段,该算法不仅交换可配置逻辑单元(CLB)的位置,也改变逻辑单元(LE)所属的CLB,即同时对布局和装箱进行优化,并采用布局的目标函数来衡量装箱的优劣.实验数据表明,采用3种不同的装箱算法的结果作为布局的输入,布线通道宽度与最具代表性的VPR布局算法相比,分别提高21.3%,15.5%和10.7%,而引入的额外计算量不到20%.