全定制CORDIC运算器设计

浮点三角函数计算是导航系统、三维图像处理、雷达信号预处理等领域的基本运算.本文采用CORDIC算法及全定制集成电路设计方法实现了一种浮点三角函数计算电路,其输出数据兼容IEEE-754单精度浮点数标准.本文首先介绍了CORDIC算法的原理,并根据性能优先的原则采用了流水线结构;然后给出了基于SMIC O.13μm 1P...     

基于FPGA和改进CORDIC算法的NCO设计与实现

将CORDIC算法传统实现中的象限转换从输出转移到输入进行处理,简化了电路逻辑.针对CORDIC算法的流水线结构做出增大映射分区的改进,省去了流水线的第一级,减少了流水线结构内旋转角的一位数据宽度.在FPGA中仿真并实现了基于该改进CORDIC算法的NCO.仿真结果有良好的精度,证明了该方案的可行性.     

基于FPGA的CORDIC算法通用IP核设计

分析CORDIC算法原理,设计出了迭代结构和流水线结构的CORDIC算法IP核.根据不同的初值可以实现正弦、余弦、双曲正弦、双曲余弦、反正切等三角函数,也可以通过组合实现对数、指数等复杂函数.最后对两种结构的IP核在速度、资源占用方面进行了对比.     

CORDIC算法在倾角传感器中的应用

CORDIC算法是一种适合硬件电路实现的循环迭代算法,可用简单的加减和移位运算完成复杂函数运算。本文介绍了CORDIC算法理论的矢量模式,在分析比较得出位串行CORDIC结构优于位并行CORDIC结构之处的基础上,提出了解决位串行迭代结构溢出的方法,并设计了结构图。设计实现反正切函数模块,在Modelsim平台上仿真验证了其准确度和精度。     

流水线CORDIC算法的FPGA实现

从CORDIC算法的基本原理出发,讨论其工作过程以及旋转角的覆盖范围,在此基础上,给出了具有流水线结构的FPGA实现结构以及增益因子的大小与流水线级数的确定关系,给出了VHDL实现算法,经程序设计与Quartus6.0调试与仿真,结果表明采用FPGA实现的CORDIC算法具有较好的运算精度。     

基于CORDIC算法的光相位检测及FPGA实现

基于交流相位跟踪零差补偿技术,采用CORDIC算法检测光相位变化,并在FPGA中设计了CORDIC算法实现的流水线结构,实现了对光相位变化的实时检测。同时,通过查找表和抛物线插值校正算法解决了CORDIC算法在运算中存在的"死区"问题,实现了光相位变化的高精度检测。实验表明,光相位的误差精度达到10-4。此方法具有实时性强和精度高的优点,适合大量数据的高速处理。     

基于FPGA的高速基4FFT设计与实现

针对实时高速信号处理要求,设计并实现了一种基于FPGA的高速流水线结构的基4FFT处理器。根据各种不同基算法的运算量、硬件面积和控制复杂度,选定按时间抽取的基4算法,同时采用单路延时反馈(Single-path Delay Feedback,SDF)流水线结构,提高了处理速度。通过Verilog HDL语言进行模块化描述和验证,结果表明,该FFT处理器具有较高性能。     

基于FPGA的CORDIC算法的改进及实现

介绍了CORDIC算法的基本原理,分析了其具体计算方法。针对利用CORDIC流水线实现FFT蝶形运算耗费资源多的问题,依据CORDIC计算迭代系数的方法改进了CORDIC流水线的结构形式,使其适应FFT算法。选用ALTERA公司CycloneII系列的EP2C35F672C6来实现整个FFT处理器,并对设计进行了时序仿真和硬件仿真。通过比较,计算结果与设计基本一致。     

采用CORDIC流水线结构的FFT处理器的改进

CORDIC流水线结构因其高吞吐率及规整性,而很适合于FFT蝶形运算,但其缺点是耗资源多,本文从FFT中旋转因子固定不任意的特点出发,根据CORDIC基本旋转角度与缩放因子的对应关系和缩放因子之间的转换规律,对CORDIC流水线结构进行了改进,在蝶形运算速度不变的情况下,进一步减少所耗资源,在字长为16位的FFT中,每个旋转因子可用25位的控制序列来替代,从而使每个旋转因子的存储空间由32位减少到25位。     

位串行SVD处理器的设计

奇异值分解(SVD)广泛应用于数字信号处理等领域.为提高SVD效率,Brent等提出一种由SVD处理器组成的阵列,应用并行JACOBI算法实现SVD.SVD处理器一般采用CORDIC位并行结构实现.本文比较CORDIC位并行结构和位串行结构,分析了位串行结构在硬件资源以及时钟频率上的优势,采用CORDIC位串行结构设计了SVD处理器,并结合位串行结构的特点对其进行了优化.仿真实验验证了该设计的正确性;CORDIC结构的对比实验表明,与位并行结构相比,位串行设计以一定的处理时间为代价,可以节约大量的硬件资源,适用于硬件资源紧缺的非实时场合.     

基于FPGA的旋转变压器CORDIC解码算法的研究

针对旋转变压器解码系统测量精度不高、解码周期长、占用FPGA资源多的问题,设计一种改进型流水线结构的旋转变压器CORDIC(座标旋转数字计算法)解码算法.通过分析反正切函数的特征,对旋转变压器的输出信号进行角度变换,对测量角度进行全平面扩展,将CORDIC解码算法中复杂的三角函数运算转化为一系列简单的移位和求和运算.算法以FPGA为硬件载体,采用Verilog HDL语言实现.研究结果证明,改进型的CORDIC解码算法测量精度可达1％,动态响应小于1μs,满足电机转速测量的高精度、低延时需求,对复杂环境下的电机转速研究和应用具有重要的价值.     

混合CORDIC在分裂基FFT中的应用

提出了一个基于CORDIC的分裂基FFT/IFFT处理器来计算2048/4096/8192点DFT。蝶形处理器的算术单元和旋转因子产生器采用CORDIC算法实现,所有的控制信号在片内产生。相比于存储旋转因子所需的ROM,CORDIC旋转因子所用ROM尺寸更小。与传统的FFT实现相比功耗减少了25%。     

结构化LDPC码流水线译码器的仿真与设计

针对在结构化LDPC码译码器中使用流水线结构,对最小和分层译码算法进行了分析。为进一步提高译码器的性能,提出了一种修正分层最小算法,使得结构化LDPC码的译码器能使用流水线结构来增加系统吞吐量。根据修正算法,设计了一种低复杂度的译码器结构,并详细描述了串行校验节点处理器和灵活置换器这两个模块的设计。分析了流水线译码器对处理时延的提高,并仿真了同一码长不同译码算法的性能。仿真结果表明修正算法和最小和译码算法相比,性能上几乎没有损失,由于译码器采用了流水线结构,吞吐量提高了2到3倍,并能灵活的支持各种码长和码率的结构化LDPC码。     

32位浮点正余弦函数的FPGA实现

本文首先介绍了CORDIC算法原理和IEEE-754标准化结构,然后在传统CORDIC算法的基础之上,用Verilog HDL语言对CORDIC内核及前后处理单元进行了编程与设计,通过增加迭代次数,对参数进行了优化筛选,提高了运算精度,使设计出的软核能够在精度要求较高的场合中运行,输出数据经过IEEE-754标准化处理,能够直接兼容大多数处理器,扩展了其应用范围.最后在Quartus Ⅱ 5.1上进行了时序仿真,设计结果表明该算法在硬件上具有很大的优势.     

利用CORDIC算法在FPGA中实现可参数化的FFT

针对在工业中越来越多的使用到的FFT,本文设计出了一种利用CORDIC算法在FPGA上实现快速FFT的方法。CORDIC实现复数乘法比普通的计算器有结构上的优势,并且采用了循环结构的CORDIC算法大大节约了硬件资源。在FFT的结构上采用了2个16点FFT的计算模块来实现蝶形计算。通过地址控制器和RAM的配合,可以完成8点至2048点的虚部实部均为16位的FFT计算。     

OFDM系统中傅里叶变换的硬件实现方法

在宽带OFDM系统中,FFT处理器是一个重要组成部分。文章介绍了一种适合OFDM系统的高效FFT处理器的VLSI设计方法,针对高效的特点采用了改进的Radix-4DIT算法,乒乓RAM的设计思想,以及流水线结构。根据Radix-4算法的特点,在基4运算单元CU(Computing Unit)设计,存取地址混序,每级迭代控制,数据对齐等方面也有一些特点。文章针对256点,36bit位长,浮点复数进行FFT运算。目前,此FFT处理器已经通过了FPGA验证,处理能力为100MSPS。     

浮点反正切函数的FPGA实现

设计了一种基于CORDIC算法计算浮点反正切函数的的硬件结构,并在Altera公司的FPGA芯片上进行了验证,最后在Nios II处理器系统中以用户自定义指令的形式实现,通过C语言程序验证了浮点反正切模块的正确性。     

改进的并行CORDIC算法研究及其FPGA实现

在介绍基本CORDIC算法原理的基础上,介绍了其改进的并行算法原理。对并行CORDIC算法进行了详细叙述,并且使用VerilogHDL描述了该算法。通过模块复用,并且采用两相门控时钟等方法,节省了FPGA资源,保持了信号的同步性。最后在QuartusII下进行了综合、仿真,取得了良好的仿真结果。     

基于CORDIC算法的AM解调技术研究

提出了一种基于CORDIC算法的数字正交AM解调设计技术,讨论了AM解调的原理,重点分析了利用CORDIC算法综合实现数控振荡器与混频器、计算开平方的过程,介绍了关键模块的设计方案,仿真结果表明:该方法高精度地完成了AM解调,具有较高的工程应用价值。     

浮点正余弦函数的FPGA及自定义指令实现

介绍了CORDIC算法的基本原理,并且对CORDIC内核、前处理和后处理单元进行了讨论.通过增加迭代次数,对参数进行了优化筛选,提高了运算精度,使设计出的超越函数能够在精度要求较高的场合中运行.输出数据经过IEEE-754标准化处理,能够直接兼容大多数处理器,扩展了其应用范围.最后通过增加自定义指令的方式完成了部分超越函数的软硬件测试及其对比.