采用新型电流舵结构的增益可调UWBLNA

基于TSMC 0.18μm CMOS工艺,设计了一款工作在3 GHz⁵ GHz频段的增益可调超宽带低噪声放大器(LNA)。LNA输入级采用局部反馈的共栅结构,实现了超宽带输入匹配和良好的噪声性能;放大电路级采用提出的新型电流舵结构,实现了放大器增益连续可调;输出级采用源极跟随器,获得了良好的输出匹配。利用ADS2009进行仿真验证,结果表明,在3 GHz5 GHz频段的增益可调超宽带低噪声放大器(LNA)。LNA输入级采用局部反馈的共栅结构,实现了超宽带输入匹配和良好的噪声性能;放大电路级采用提出的新型电流舵结构,实现了放大器增益连续可调;输出级采用源极跟随器,获得了良好的输出匹配。利用ADS2009进行仿真验证,结果表明,在3 GHz⁵ GHz工作频段内,LNA获得了25 dB的增益可调范围,最高增益达到24 dB,输入端口反射系数小于-11 dB,输出端口反射系数小于-14 dB,最小噪声系数为2.3 dB,三阶交调点(IIP3)为4 dBm,在1.2 V电压下,电路功耗仅为8.8 mW。     

3GHz～5GHz超宽带噪声系数稳定的低噪声放大器

采用共源共栅级结构和源极负反馈电路设计了一款应用于超宽带系统的低噪声放大器电路。结合巴特沃斯滤波器的特性,实现放大器的输入、输出匹配网络,并详细分析了电路的噪声系数。基于TSMC 0.18μm CMOS工艺,在3 GHz～5 GHz频带范围内对电路进行ADS软件仿真。仿真结果表明,在1.8 V供电电压下,功耗为13.2 mW,最大增益达到15 dB且增益平坦,最大噪声系数仅为1.647 dB,输入反射系数S11<-10 dB,输出反射系数S22<-14 dB。     

一种超宽带低噪声放大器

提出一个共源共栅结构的超宽带低噪声放大器。该电路基于台积电0.18μmCMOS工艺,工作在3GHz～5GHz频率下,用来实现超宽带无线电。仿真结果表明,该低噪声放大器有最大13.6dB的增益。整个频段噪声系数小于1.9dB。输入和输出反射损耗都小于-11dB。一阶压缩点在-15dBm左右。功耗为18.7mW。     

一种0.8GHz～6GHz CMOS超宽带低噪声放大器设计

给出了一个针对0.8GHz～6GHz 的超宽带低噪声放大器 UWB LNA(ultra-wideband low noiseamplifier)设计。设计采用0.18μm RF CMOS 工艺完成。在0.8GHz～6GHz 的频段内,放大器增益 S21达到了17.6dB～13.6dB。输入、输出均实现良好的阻抗匹配,S11、S22均低于-10dB。噪声系数(NF)为2.7dB～4.6dB。在1.8V 工作电压下放大器的直流功耗约为12mW。     

基于噪声消除技术的超宽带CMOS低噪声放大器设计

为满足3.5 GHz单载波超宽带无线接收机的射频需求,设计了一种工作在3～4 GHz的超宽带低噪声放大器。电路采用差分输入的CMOS共栅级结构,利用MOS管跨导实现宽带输入匹配,利用电容交叉耦合结构和噪声消除技术降低噪声系数,同时提高电压增益。分析了该电路的设计原理和噪声系数,并在基于SMIC 0.18μm CMOS射频工艺进行了设计仿真。仿真结果表明:在3～4GHz频段内,S11和S22均小于-10 dB,S21大于14dB,带内起伏小于0.5dB,噪声系数小于3dB;1.8V电源电压下,静态功耗7.8mW。满足超宽带无线接收机技术指标。     

一种射频CMOS低噪声放大器的设计

应用TSMC0.35um CMOS工艺模型,设计了可应用于无线通信系统的低噪声放大器(LNA),电路采用单端共源共栅结构,用SmartSpice对电路进行分析优化,仿真结果表明,噪声系数为1.65dB,增益高于20dB。     

一种新颖的低功耗CMOS LNA的优化设计

基于TSMC 0.18μm CMOS工艺规划设计出了一种全新的低噪声放大器,这种低噪声放大器在运行过程中所需要的能源消耗可以控制在较低的范围内。相较于以往常见的共源共栅组织构造而言,这一电路增设了一个电容部分,从而实现了对噪声的优化,并在级间引入了一个电流复用网络提高了增益,降低了功耗。模拟结果表明,在2.45GHz工作频率下,增益大于16dB,噪声系数小于1dB,直流功耗小于5mW。     

具有非平衡变换功能的CMOS LNA设计

采用TSMC 0.18μm CMOS工艺设计了一个工作在2.4GHz上,具有非平衡变换功能的低噪声放大器。电路由两级构成,第一级主要实现高增益低噪声,第二级主要实现非平衡变换的功能。仿真结果显示噪声系数小于1dB,增益大于28.5dB,输入三截交调点为-10.27dBm,输出差分信号相位误差小于0.2°,增益差小于0.1。     

S波段窄带低噪声放大器设计

在TSMC 0.35um RF SiGe工艺上,完成了共源共栅结构两级S波段窄带LNA设计,并制作了版图且版图面积0.44mm2。窄带LNA采用2V电压供电。第一级偏置电流是3.6mA,第二级偏置电流是2.7mA。仿真结果为:在3GHz左右,S11参数小于-20dB,S22参数小于-10dB,噪声系数小于2.5dB,增益大于40dB。     

基于噪声抵消和线性度提高的差分LNA的设计

基于TSMC 0.18μm CMOS工艺,设计了一种低噪声、高增益、高线性度的差分CMOS低噪声放大器。与传统的共源共栅结构相比,在共栅极上引入一对交叉耦合电容和电感,以消除共栅极的噪声并提高电路的线性度和增益。仿真结果表明,在2.45GHz的工作频率下,该电路的噪声系数仅有1.3 dB,该电路能够提供17.8 dB的正向增益,良好的输入输出匹配,该放大器的输入三阶交调点为-0.9 dBm,功耗小于10 mW。     

3 GHz CMOS低噪声放大器的优化设计

基于0.18 μm CMOS工艺,采用共源共栅源极负反馈结构,设计了一种3 GHz低噪声放大器电路.从阻抗匹配及噪声优化的角度分析了电路的性能,提出了相应的优化设计方法.仿真结果表明,该放大器具有良好的性能指标,功率增益为23.4dB,反向传输系数为-25.9 dB,噪声系数为1.1 dB,1dB压缩点为-13.05 dBm.     

具有片上巴伦的CMOS超宽带接收机

本文介绍了一种具有片上巴伦的超宽带（UWB）3GHz～5GHz直接转换接收机。它由电容交叉耦合共栅极低噪声放大器（LNA）和改进型吉尔伯特混频器组成,采用SMIC RFCMOS技术。仿真结果表明,本文所设计的UWB接收机具有较好的输入匹配（〈-9dB）、3.9dB～5.5dB的噪声系数和19dB～25dB的功率转换增益。在1.2V供电情况下消耗22mA电流,并占用0.66×0.8mm2芯片面积（包括焊盘）。     

5.8 GHz 0.18μmCMOS低噪声放大器的设计

基于0.18μm CMOS工艺,设计了一个新型的低噪声放大器。在该放大器中,采用带有级间匹配的共源共栅结构。采用级间匹配结构实现了低功耗高增益。为了降低芯片面积,使用LC并联网络代替传统的大电感。仿真结果表明,在5.8 GHz的工作频率下,功率增益大约为10.3 dB,而反向隔离度低于－16 dB。同时具有比较好的输入输出匹配。除此之外,还获得了比较小的最小噪声系数和比较好的线性度。在1.5 V的供电电压下,电路的静态功耗为12.7 mW。     

基于噪声消除技术的超宽带低噪声放大器设计

基于TSMC 0.18μm工艺研究3 GHz~5 GHz CMOS超宽带无线通信系统接收信号前端的低噪声放大器设计。采用单端转差分电路实现对低噪声放大器噪声消除的目的,利用串联电感作为负载提供宽带匹配。仿真结果表明,所设计的电路正向电压增益S21为17.8 dB~19.6 dB,输入、输出端口反射系数均小于-11 dB,噪声系数NF为2.02 dB~2.4 dB。在1.8 V供电电压下电路功耗为12.5 mW。     

带有新型偏置电路的X波段低噪声放大器设计

针对温度等因素会改变三极管的静态工作点进而影响放大器性能的问题,采用一种直流偏置反馈控制技术,设计了一个X波段的低噪声放大器。同时,采用等资用功率增益圆和等噪声系数圆相结合的方法,以加快LNA的设计过程。对成品的实际测试和调试表明,此放大器达到了预定的技术要求,性能良好,其工作频率范围为10.2 GHz～10.8 GHz,噪声系数小于2 dB,增益达到34.5 dB,S参数S11优于-10 dB。     

3～5GHz超宽带可变增益CMOS低噪声放大器的设计

基于TSMC 0.18μm RF CMOS工艺,设计了一款工作在3 GHz～5 GHz的增益连续可调CMOS低噪声放大器。采用RC电阻负反馈式结构以获得良好的输入匹配和噪声性能。通过改变第二级MOS管的偏流,在工作频段内获得了36.5 dB的连续增益可调。     

基于切比雪夫网络修正的噪声优化超宽带LNA设计

基于TSMC 0.18μm CMOS工艺的研究,设计了一个应用于3~10 GHz超宽带无线通信系统接收前端的低噪声放大器。以经典的共源共栅的结构作为放大主架构,结合切比雪夫滤波器,实现超宽带输入匹配,并采用噪声消除技术优化LNA噪声性能。电路结构具有工作带宽大、输入匹配简单并且噪声性能优异的优点。仿真结果表明:在3~10 GHz频段内,S11和S22均小于-10 d B,S21为15 d B~10 d B,噪声系数NF为1.5 d B~2.3 d B,在1.8 V供电电压下电路功耗为14.5 m W。     

一种12GHz的高增益低噪声放大器

通过分析GaAs pHEMT器件特性设计了一款两级高增益、低功耗的低噪声放大器。采用两级结构提高低噪声放大器的增益,设计了一种共用电流结构,降低了放大器的功耗,同时降低电路噪声。输入、输出匹配均采用LC阶梯匹配网络,具有良好的匹配性,并使用CAD软件对电路进行设计优化。电路仿真结果表明,在中心频率12 GHz下实现了增益为27.299 dB、噪声系数为0.889 dB、S11和S22均小于-10 dB的性能,工作带宽为600 MHz。此低噪声放大器作为12 GHz频段的接收机的前端设计研究,具有一定意义。     

一种L波段低噪声放大器的设计与仿真

研究射频电路前端的天线信号放大和抑制噪声,进行了加快低噪声放大器的设计,提出了一种利用史密斯圆图和ADS软件快速设计和仿真LNA的方法.设计时输入端采用最佳噪声匹配,以获得较小的噪声系数;输出端采用输出共扼匹配,以获得较高的功率增益和较好的输出驻波比.通过对一个L波段低噪声放大器的噪声系数、功率增益、输入输出驻波比等参数进行仿真,结果验证了上述的方法.经反复调整后放大器在L波段内噪声系数小于1dB,增益达30dB,输出驻波比小于1.5,满足了设计要求,对从事LNA的设计来说有着重要的参考价值.     

CMOS 2.4GHz低噪声放大器的ADS研究设计

以一个具体的低噪声放大器(LNA)电路设计为实例,运用安捷伦公司(Agilent)射频设计软件Advanced Design System 2009(ADS2009)和工艺库TSMC0.18μm CMOS RF Model对CMOS低噪声放大器进行电路设计和仿真。设计中先初步构建一个单端共源共栅结构放大电路,经参数计算后利用ADS对电路进行调试和优化,结合调试过程,说明使用ADS的一些方法和技巧,并且设计出低功耗、低噪声、高增益、高稳定性的单端工作在2.4GHz的低噪声放大器。其仿真的各项参数都达到了预期的指标要求。