简化BDD的SBDD和变量重排序结合算法

二叉判定图是一种基于图表的用来表示布尔函数的数据结构。它泛广地应用于计算机半辅助设计和数字电路的形式化验证中。本文主要研究如何存储和如何简化BDD。提出了一种把SBDD和变量重排序结合在一起的新算法，用来简化BDD的大小。     

故障树分析中底事件排序问题的研究

基于BDD的故障树分析方法是先将故障树转换为BDD,而后进行分析.在转换的过程中,底事件的排序尤其重要,直接影响到后面的分析.研究了底事件的排序问题,将运用于数字电路的化简方法运用底事件的排序中,实例证明,可使转换后的BDD结点数比采用随机的底事件顺序产生的BDD的结点数减少一半以上,甚至可以减少到最少.     

MAX＋PLUS Ⅱ在数字电路中的应用

MAX＋PLUS Ⅱ是由Altera公司自行开发的现代数字电路设计的工具软件，具有操作简单、易学易用，分析功能强大的特点。利用其图形设计方式进行数字电路的学习与设计，把设计的系统用原理图方式表现出来，同时结合数字电路的学习内容，对电路进行原理图测试、功能仿真和结果分析，加深对理论知识的理解并运用到实际设计中，最后运用MAX＋PLUS Ⅱ的原理图输入方式设计一个模13BCD码计数器进行说明。     

一个适于形式验证的ATPG引擎

自动测试产生(ATPG)不仅应用于芯片测试向量生成，也是芯片设计验证的重要引擎之一．提出了一种组合电路测试产生的代数方法，既可作为组合验证的ATPG引擎，又可用于通常的测试产生．该算法充分发挥了二叉判决图(BDD)及布尔可满足性(SAT)的优势，通过启发式策略实现SAT算法与BDD算法的交替，防止因构造BDD可能导致的内存爆炸，而且使用增量的可满足性算法，进一步提高了算法的效率．实验结果表明了该算法的可行性和有效性．     

含存储器数字电路系统的自动测试生成

已有的数字电路自动测试生成(ATPG)软件没有存储器的结构模型，不支持对存储器电路的自动测试生成。该文分析了2类存储器的功能特征，提出了面向测试的ROM和RAM结构模型的建立方法，其中，ROM根据所储存的数据等效成组合电路模型， RAM利用新建立的RAMBIT基元等效成利于测试的时序电路模型。将其应用于ATPG软件中，解决了含存储器数字电路的自动测试生成问题。     

一个面向测试产生的数字电路描述语言CDL

数字电路硬件描述语言是自动电路设计及自动电路划分不可缺少的工具，在计算机辅助电路测试，计算机辅助电路分析等领域有广泛的应用，本文介绍了一个门级的数字电路硬件描述语言ＣＤＬ及其编译器的实现过程。一个ＣＤＬ语言源程序成对一块电路板组件的逻辑功能和物理位置的描述，而ＣＤＬ语言编译器把ＣＤＬ语言源程序转换成一组面向测试产生的拓扑数据结构表示。     

具有逻辑仿真功能的数字电路测试语言

本文率述了数字电路测试系统中的测试语言的设计以及逻辑功能仿真的实现。     

MAX+PLUS Ⅱ在数字电路中的应用

MAX+PLUS Ⅱ是由Altera公司自行开发的现代数字电路设计的工具软件,具有操作简单、易学易用,分析功能强大的特点。利用其图形设计方式进行数字电路的学习与设计,把设计的系统用原理图方式表现出来,同时结合数字电路的学习内容,对电路进行原理图测试、功能仿真和结果分析,加深对理论知识的理解并运用到实际设计中,最后运用MAX+PLUS Ⅱ的原理图输入方式设计一个模13BCD码计数器进行说明。     

功能级数字电路的测试

本文利用二叉判定图提出了对功能级数字电路的一种测试产生方法。对现有的二叉判定图进行了扩充和化简,用于对电路进行功能描述。把故障模型建立在二叉判定图上,它们包括所有模块输入/输出端的全部固定型故障(s-a-O/s-a-1)以及一些其它故障。将九值运算引入二叉判定图,提出了对以二叉判定图表示的功能级数字电路的一种新的测试产生算法。     

数字电路插件板自动诊断系统的设计与研究

本文提出了一种以微型机为基础的、通用的数字电路插件板自动诊断系统.它能利用已生成的测试码对数字电路插件进行自动测试,以判断该插件是否存在永久性功能故障,并可将故障定位到组件级.     

数字指令驱动电路测试方法研究

为完成数字指令驱动电路的指令测试,设计了计算机-单片机-被测电路的三级硬件架构及软件程序。计算机按照数字指令驱动电路的指令格式进行发送与接收工作,单片机辅助测试,将数字指令驱动电路的执行结果反馈给计算机,计算机进行比对以完成对数字指令驱动电路的指令测试工作。应用这一系统,实现了无人值守的数字指令驱动电路测试工作,提高了测试效率。通过实验验证了将嵌入式技术应用于集成电路测试工作中的可行性与优越性,为集成电路的测试工作又开辟了一条快速通道。     

数字通道传输延迟时间测量方法研究

在集成电路测试领域,传输延迟时间tPD是一个非常重要的参数,其不仅反映集成电路对信号的响应速度,也是集成电路测试系统交流参数测量准确的重要影响因素。详细分析了集成电路测试系统传输延迟时间产生的原因,及其对待测器件交流参数测量结果的影响。提出了基于时域反射技术的集成电路测试系统数字通道传输延迟测量方法,并在泰瑞达J750EX集成电路测试系统上进行了实验验证。通过对实验数据的分析,表明该方法能有效测量数字通道传输延迟时间,提高集成电路测试系统交流参数测量准确度。     

考虑时延偏差的数字电路时延测试综述

先进集成电路工艺下,时延测试是数字电路测试的一项重要内容。各种时延偏差来源如小时延缺陷、工艺偏差、 串扰、电源噪声、老化效应等,影响着电路的额定时钟频率,是时延测试中需要考虑的因素。文章在介绍电路时延偏差 问题的各种来源的基础上,给出了针对不同的时延偏差问题所涉及的分析、建模、测试生成与电路设计等关键技术。进 一步介绍了中国科学院计算技术研究所近年来在考虑时延偏差的数字电路时延测试方面所做的研究工作,包括：考虑串 扰/电源噪声的时延测试、基于统计定时分析的测试通路选择、片上时延测量、超速测试、测试优化、在线时序检测等方 面。文章最后对数字电路时延测试技术的发展趋势进行了总结。     

基于VXIbus的数字集成电路在线测试系统的设计

本文针对目前在线测试技术中的“反向驱动”技术难度大,成本高的缺点,利用VXI总线设备,提出了应用现场状态比较技术来进行数字在线测试的方法。并集成开发了基于VXI设备的数字在线测试系统。在Windows环境下使用HPVEE编制了控制测试软件。该系统技术实现较容易且应用简单。     

模拟电路边界扫描功能性测试模型研究

边界扫描技术在数字电路中已经基本成熟,但在模拟电路中还涉足较少。为了提高模拟电路系统的可靠性和可测性设计,对模拟电路面向功能性测试的边界扫描模型进行了研究,结合IEEE1149.1标准框架结构和IEEE1149.4标准混合信号测试总线思想,提出了利用数字寄存器控制模拟开关的边界扫描单元结构,设计了面向功能测试的模拟电路边界扫描模型,简化了测试存取口,降低了测试难度,同时构建了模型测试平台,实现了模型的功能测试功能。     

边界扫描在数模混合电路板级测试中的设计与应用

针对飞控系统某数模混合电路板测试需求,在不利用外部信号源、信号采集设备的条件下,利用边界扫描技术进行测试系统设计。介绍了PCI-410边界扫描核心套件和ScanWorks测试软件,对边界扫描测试方法进行研究,详细说明了测试系统方案设计、测试流程开发步骤以及测试程序执行方式,并通过实际测试,验证了设计的可行性,为数字电路板和简单的数模混合电路板的测试提供了实用的测试方法和手段,具有很好的应用价值。     

数字式电缆对线器

介绍了一种新型的数字式电缆对线器,简述了它的结构、电气指标和基本原理,分析了A/D转换电路、秒定时电路、取样电阻等主要单元电路的工作原理,并给出了数字式电缆对线器电路调测的主要测试要点.     

MC9S12在数字单元测试仪中的应用

设计了一种用于弹载计算机电路测试的数字单元测试仪,以MC9S12XS128单片机为核心,外接测试机构和LED输出端,通过嵌入式编程实现对测试机构电阻测试及电路转换等功能,结合MC9S12XS128单片机良好的稳定性、低成本低功耗等优点使测试仪具有较高性价比。测试结果表明该测试仪可靠性高、使用方便满足测试要求。     

数字集成电路测试技术应用

介绍了数字集成电路测试系统的基本构成,当今超大规模数字集成电路测试的基本原理,并在掌握这些测试理论的基础之上针对不同类型的测试系统利用其各自测试语言进行编程的测试技术应用,同时也提出了集成电路测试技术面临的挑战和未来发展趋势。