多处理器共享缓存设计与实现

高速缓存作为中央处理器(CPU)与主存之间的小规模快速存储器,解决了两者数据处理速度的平衡和匹配问题,有助于提高系统整体性能.多处理器(SMP)支持共享和私有数据的缓存,Cache一致性协议用于维护由于多个处理器共享数据引发的多处理器数据一致性问题.论述了一个适用于64位多核处理器的共享缓存设计,包括如何实现多处理器缓存一致性及其全定制后端实现.     

DSP中如何利用高速缓存优化流媒体程序

缓存(Cache)是现代处理器架构中必不可少的功能部件,嵌入式/流媒体应用程序的特征显示,MCU中的数据和指令缓存的架构设计和编译优化方法能够大幅度提高处理器的性能;在分析嵌入式/流媒体程序特点的基础上,基于ADI公司Biackfin系列DSP(BF5332)的缓存架构为平台,讨论了如何处理指令配置缓存和数据缓存,优化和提升流媒体程序的性能;经过对指令和数据缓存的合理优化,显著地提高了DSP(BF533)上流媒体程序的性能.     

CC-NUMA系统分布共享I/O的数据一致性维护

Cache一致性维护是构建共享存储多处理器系统的关键,分布共享I/O系统和I/O数据一致性维护的实现方式将直接影响CC-NUMA系统的性能.基于大规模CC-NUMA系统SCCMP (scalable cache coherence multi-processors),构造并实现了基于HyperTransport互连架构的分布共享I/O子系统,由硬件维护I/O设备DMA访问的数据一致性,解决分布式缓存一致性问题.重点分析了I/O访问对Cache协议的影响,介绍了I/O数据一致性维护策略和硬件实现机制,并基于FPGA验证平台进行了系统I/O性能分析与评测.     

高效通用缓存管理的设计与实现

在不同网络的接口设备中,数据通常要经过接收存储、协议处理、转发的过程从源端传到目的端,因此用于临时存储数据的缓存管理的设计会直接影响设备的性能,该文在比较IPOA和FROA协议栈的基础上提出了通用的数据处理模型,进而提出了通用而且高效的缓存管理的设计和实现,并在工程实践中得以验证。     

P2P网络缓存协作的研究

为了提高P2P网络的数据性能和提高节点的缓存利用率,提出一种实施在应用层的缓存协作协议R/WGCC,它由分组协议和缓存协作管理协议两部分组成.根据P2P网络中节点不稳定的特点,分组协议分析了节点的四种不同的状态,把一个节点的邻居结点分为只读组和读写组,并提出一种区分节点状态的分组算法.缓存管理协议利用缓存替换算法中产生的信息并根据节点所在的分组,管理组内的缓存资源.R/WGCC平衡了各节点的缓存利用率,提高了缓存的命中率,有效的提高缓存的效率.     

基于数据预取的多核处理器末级缓存优化方法

末级缓存的性能已成为影响多核处理器整体性能的关键因素.基于多核处理器在处理并行程序时各处理器核访存行为的相似性,提出一种降低访存缺失率的数据预取方法.首先记录各处理器核的访存缺失历史;然后通过分析历史信息预测各处理器核之间末级缓存缺失的关联关系,采用数据预取的方式,在处理器核出现读缺失之前为其末级缓存提供数据块.实验结果表明,对于4核和16核处理器系统,该方法可以分别降低末级缓存缺失率9.8％和18.4％,提高性能4.0％与12.4％.     

WebKi t内核的嵌入式浏览器磁盘缓存方法

为提高嵌入式浏览器的页面加载速度,研究WebKit网络资源下载的流程,分析 HTTP协议栈中缓存控制原理,提出一种WebKit内核的嵌入式浏览器磁盘缓存方法。设计磁盘缓存快速映射算法,在网络资源的URL与数据之间建立映射关系。为防止磁盘缓存存储空间过载,结合LRU‐K算法和缓存资源的优先级给出磁盘缓存置换算法,提出了磁盘缓存系统架构及其实现方案,在家庭网络环境中进行性能评估。实验结果表明,浏览器加载速度提升了3?19倍,增强了用户体验。     

Web页面缓存技术在业务系统中的应用

为了提高计算环境中缓存数据效率以及使客户获得更好的交互体验,文中介绍了在系统中使用缓存技术的优劣势以及实现缓存的几种方式,在此基础上提出在业务系统中使用Web页面缓存。文中阐述了系统的总体框架,采用分层的思想把庞杂的系统分为几个容易解决的模块,并使用业务中间件使数据的展示方式更加灵活便捷。在业务系统中可以做到不仅对数据进行缓存而且对业务中间件也可以实施缓存。最后对提出的解决方案具体实现进行了有效测试,证明了其方案的可行性。     

Web页面缓存技术在业务系统中的应用

为了提高计算环境中缓存数据效率以及使客户获得更好的交互体验,文中介绍了在系统中使用缓存技术的优劣势以及实现缓存的几种方式,在此基础上提出在业务系统中使用Web页面缓存。文中阐述了系统的总体框架,采用分层的思想把庞杂的系统分为几个容易解决的模块,并使用业务中间件使数据的展示方式更加灵活便捷。在业务系统中可以做到不仅对数据进行缓存而且对业务中间件也可以实施缓存。最后对提出的解决方案具体实现进行了有效测试,证明了其方案的可行性。     

支持数据缓存的LVDS-以太网转接板设计

低电压差分信号（LVDS）具有抗干扰能力强、传输距离远等优点，已被广泛应用于嵌入式系统各模块间的数据传输。同时，在实际应用中，模块与主机间的连通接口采用千兆以太网网口来提高数据交互速度。一种LVDS-以太网转接板设计可以用于模块与主机间的信息交互，满足LVDS信号到以太网传输信号的转换需求。转接板采用可扩展处理平台作为核心处理芯片，利用片内高速总线加快数据传输，实现高效、轻量化设计。通过增加数据缓存功能电路及对应逻辑，有效提高了处理器的工作效率，避免数据丢失。经过模块的系统测试验证，LVDS-以太网转接板能够实现LVDS信号到网口的转接需求，并支持数据缓存功能。     

基于PCIe的多路传输系统的DMA控制器设计

为了避免PCIe传输过程中PIO写延时、主机与嵌入式处理系统交互次数过多等问题对于传输带宽的影响,设计了一种基于命令缓冲机制的直接存储访问（DMA）控制器以提高传输带宽利用率。采用FPGA端内部设置命令缓冲区的方式,使得DMA控制器可以缓存PC端的数据传输请求,FPGA根据自身需求动态地访问PC端存储空间,增强了传输灵活性;同时,提出一种动态拼接的DMA调度方法,通过合并相邻存储区访问请求的方式,进一步减少主机与硬件的交互次数和中断产生次数。系统传输速率测试实验中,DMA写最高速率可达1631 MB/s,DMA读最高速率可达1582 MB/s,带宽最大值可达PCIe总线理论带宽值的85.4%;与传统PIO方式的DMA传输方法相比,DMA读带宽提升58%,DMA写带宽提升36%。实验结果表明,本设计能够有效提升DMA传输效率,明显优于PIO方式。     

面向FT-M7002的高斯滤波算法优化实现

国产自主研发的飞腾系列高性能DSP处理器在图像处理领域的应用,对面向该平台的高性能图像处理算法提出了强烈需求.高斯滤波作为图像处理的基础算法,能有效滤除图像中的高斯噪声,在图像处理领域具有广泛应用.针对飞腾高性能DSP的体系结构特点与高斯滤波算法特性,实现了面向飞腾高性能DSP的高斯滤波算法优化.通过手工向量化、控制流消除和循环展开等优化手段充分利用数据级与指令级并行性,从而减少数据访存次数,提高指令执行效率.针对FT-M T2内核中的DM A硬件及向量存储器结构特点,进行了"乒-乓"缓存、DM A数组转置等优化,以减少数据传输时间,提高数据局部性.多种滤波核大小及图像矩阵规模下的测试结果表明,相对于高斯滤波算法的串行实现,该并行优化实现获得了1.3～1.41倍的加速比.在开启Cache的情况下,相较于dsplib库中高斯滤波算法在T M S320C6678平台上的运行性能,获得了1.15～1.71倍的加速效果.     

可交换数据Cache结构的CMP:EDCA-CMP

随着集成电路工艺技术的飞速发展,单芯片多处理器（Single-chip Multiprocessor,CMP）结构将是一种有效利用片上晶体管资源、提高系统性能的有效途径.CMP中各个内核通过共享同级存储装置共享数据,如共享一级Cache,共享二级Cache等.可交换数据Cache结构的CMP（Exchangeable Data Cache Architecture,EDCA-CMP）通过交换一级数据Cache的内容共享数据Cache,降低对下级存储的访问延迟,提高数据Cache的命中率,获得较高的性能.     

Realizing the V80 and its system support functions

An overview is given of the architecture of an overall design considerations for the 11-unit, 32-b V80 microprocessor, which includes two 1-kB cache memories and a branch prediction mechanism that is a new feature for microprocessors. The V80's pipeline processing and system support functions for multiprocessor and high-reliability systems are discussed. Using V80 support functions, multiprocessor and high-reliability systems were realized without any performance drop. Cache memories and a branch prediction mechanism were used to improve pipeline processing. Various hardware facilities replaced the usual microprogram to ensure high performance     

一种基于Matrix的QR分解向量化方法

提出一种基于Matrix的Givens旋转的QR分解向量化方法。针对Matrix的体系结构特点,对向量数据访存和计算进行优化,使计算均衡分布到各个向量处理单元;设计双缓冲DMA的数据传输策略,使得内核的计算与DMA数据搬移的时间完全重迭,内核始终处于峰值计算,从而取得最佳的计算效率。实验结果表明,该方法能够取得较高的计算效率和性能加速比。     

面向数据Cache的片上存储动态优化

提出一种数据Cache片上可重构存储系统,将程序不同阶段利用率低的数据Cache配置为SPM(scratch-pad memory),将访问频繁/冲突严重的数据页映射到SPM,动态降低能耗.在数据Cache要求提高时,再将SPM配置为Cache,提高Cache命中率.利用程序基本块向量法监测、区分程序不同阶段,建立数据Cache数学模型,基于程序运行阶段和时间域分割的Cache相变图统计数据页使用情况,决定放入SPM的数据页.仿真实验结果显示,采用所提出的片上可重构存储系统后,8KB4、16KB4和32KB4路关联Cache,平均能耗分别降低10.15％、11.35％和12.45％,系统性能明显提升.     

基于语义缓存的粒度自适应一致性维护策略

对象/关系映射常使用缓存来提升处理性能,缓存中数据与服务器数据的一致性维护是影响系统可靠性的关键问题。提出由中间层发起一致性维护的策略。该策略结合数据存储粒度、数据更新频率及更新数据量大小等因素,分别采用TTL及按需请求方式来进行一致性维护,保持缓存数据与服务器数据一致。实验结果表明,该策略能有效减少网络数据传输的开销,降低网络负载,并保证数据的有效性。     

一种Ad Hoc多播网络中的缓存优化策略

为实现Ad Hoc多播网络中丢失数据的源端恢复或本地恢复,定义分组缓存效率和剩余缓存效率指标。在分析缓存效率最优问题的基础上,提出一种缓存优化策略OCT,通过分布式缓存算法使系统尽可能逼近理论最优值。实验结果表明,OCT能有效提高多播传输的可靠性,减少丢失数据的恢复时间。     

一种嵌入式处理器的动态可重构Cache设计

一般的处理器芯片都有片上高速缓存Cache,它一般是由固定大小的一级Cache(L1)和二级Cache(L2)构成,文章介绍了一种在嵌入式处理器设计中实现的动态可重构Cache。动态可重构Cache的思想最早是罗彻斯特大学(UniversityofRochester)的学者在他们的一篇关于存储层次的论文1中提出的,当时主要是针对高性能的超标量通用处理器。在此嵌入式处理器设计过程中,笔者创造性地继承了这一思想。通过增加少量硬件以及编译器的配合,在嵌入式处理器中L1Cache和L2Cache总体大小不变的情况下,L1Cache和L2Cache的大小可以根据具体的应用程序动态配置。通过对高速缓存的动态配置,不仅可以有效地提高Cache的命中率,还能够有效降低处理器的功耗。     

Pentium4处理器的内存层次分析

处理器存储系统的效率对其整体性能有着十分重要的作用。文中介绍了P4处理器内存的体系结构，它包括一级数据Cache、二级Cache、Trace Cache；各部分完成的功能以及为提高命中率和降低存取时间，从而提高效率而采取的预取处理机制；P4处理器主要采取具有层次结构的内存设计、大容量的二级Cache和在跟踪Cache中采用预取处理机制的方法来提高Cache的命中率和降低未命中的代价来缩短处理器的访问时间，最终达到提高处理器整体性能的目的。