基于Nios Ⅱ的SOPC中TFT LCD控制器核的设计

本文介绍了如何在基于Nios Ⅱ的SOPC中设计TFT LCD的Controller Core,用Verilog HDL实现其硬件部分.该控制器通过SOPC中的Avalon总线接口与Nios Ⅱ处理器和SDRAM控制器通信,构建了基于Nios Ⅱ的SOPC,使之能显示640480分辨率,显示颜色深度达到16bit,试验结果正确。     

RFID阅读器中NiosⅡ处理器系统的设计

为提升RFID阅读器系统的性能和功能,采用Nios Ⅱ作为系统的处理器.介绍Nios Ⅱ软核处理器系统的设计方法,提出Nios Ⅱ处理器系统各个组件驱动及射频模块控制程序设计方案.     

单片数控信号发生系统的SoPC技术设计与实现

设计了一种微型多功能数控函数发生器,采用了嵌人式微处理器NiosⅡ和QuartusⅡ等应用软件来完成设计.利用NiosⅡ可配置、可优化的特点,将系统所需的各逻辑部件植入到一个FPGA芯片之中.并通过Avalon总线将NiosⅡ的Avalon总线主端口(指令和数据的控制端口)与外设的功能选择按键及LED显示部件等连接,具有可裁减、可扩充、能耗低的特点,且实现了软硬件系统在线可编程的片上系统(soPC)功能.     

基于NiosⅡ的音频信号分析仪设计

文中研究了一种基于傅立叶变换和Nios软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪。该仪器通过Avalon—ST总线有效的把FFT IP核与Nios软核处理器有机的结合起来,在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势。设计中,在AlteraEP2C35系列FPGA芯片中嵌入NiosⅡ软核处理器,使之集成在一片FPGA上,开发效率高、灵活性强,能较好地满足的市场需求。     

Avalon总线SHT11的自定义IP核的开发

首先简要介绍了SOPC和Avalon总线,详细阐述了温湿度传感器SHT1自定义IP核的开发流程.该IP核根据其驱动控制器的规范以及时序要求,利用SOPC的Avalon总线,采用嵌套状态机,构建了基于NiosⅡ嵌入式处理器片上系统.CPU通过自定义的IP核对SHT11控制读写,并在农业大棚中应用,测试所得数据准确.其他用...     

基于OPENCORE及NiosⅡ处理器的片上系统设计

基于资源IP核的复用设计方式,提出了一种基于OPENCORE及NiosⅡ固核处理器的片上系统设计方法,并重点对Avalon和Wishbone总线IP核互连总线体系结构、基于OPENCORE的IP核实现与应用技术等关键技术进行了深入剖析.     

基于NiosⅡ的SSCA算法实现

基于ALTERA公司的NoisⅡ软核处理器及其Avalon总线架构,提出采用单片FPGA实现SSCA算法的方法;对算法中适合DSP处理的部分采用NiosⅡ软核处理器实现,其他部分采用VHDL语言实现;给出了算法实现的具体流程,并对并行处理关键技术提出了解决方案。以余弦信号为例进行了验证。     

基于SOPC的LCD控制器IP核的设计与实现

介绍了一种针对LCD控制器IP核的设计方法该方法以Altera的软核处理器NiosⅡ为核心,通过对Avalon主端口的使用成功实现了对帧缓存读操作的硬件加速,并且本IP核以参数化概念设计,大大提高了控制器的可复用性.设计生成的LCD控制器IP核可以非常容易地添加到SOPC系统中,简化了底层编程人员对LCD屏的操作.实验结果表明,该设计具有较强的实用性和通用性.     

基于FPGA的多软核图像处理系统设计

介绍以图像处理为应用背景、基于FPGA芯片建立的多软核系统设计。系统中包含两个Nios II软核处理器和两个用于进行图像颜色空间转换的CSC MegaCore IP核。两个NiosII软核处理器共享程序存储器、数据存储器及启动存储器。在硬件设计方面,CSC MegaCore IP作为外围组件通过一个自定义的接口控制器连接到以Nios II软核处理器为核心的SoPC系统中。在软件设计方面,运行在每个Nios II软核处理器上的程序通过硬件Mutex核协调对共享数据存储器的访问。     

基于NiosⅡ的SOPC中外设接入的两种方法

本文介绍了两种方法将外设接入Avalon总线,以构建基于NiosⅡ嵌入式处理器的SOPC的方法,分别是通过自定制接口直接接入总线和以通用I/O口的方式接入总线,并编写了可供用户直接调用的相关程序.两种方法均在Altera的cycloneⅡ系列器件上进行了验证,试验结果正确.     

基于Nios Ⅱ的多用途扩频信号源组件设计

扩频信号源是扩频系统的重要组成设备,可以为扩频接收机提供各种形式的扩频信号（如直扩、跳频等）。针对目前市场上的扩频信号源价格昂贵,采用专用的扩频芯片也存在扩展和升级性能较差的问题,提出采用NiosⅡ软核处理器来实现性价比高且能够灵活改变调制方式的扩频信号源,将NiosⅡ的自定义组件技术与扩频信号源的产生原理相结合,设计出了一种基于NiosⅡ的扩频信号源自定义组件。此组件拥有直扩和跳频两种可选的调制方式,并且具有各种可控制的参数。在应用时利用SOPC（可编程片上系统）技术,只需在NiosⅡ系统中加入此组件并在顶层软件中调用该组件驱动函数库的函数即可产生多种调制方式的扩频信号。     

基于Nios Ⅱ的多用途扩频信号源组件设计

扩频信号源是扩频系统的重要组成设备,可以为扩频接收机提供各种形式的扩频信号(如直扩、跳频等).针对目前市场上的扩频信号源价格昂贵.采用专用的扩频芯片也存在扩展和升级性能较差的问题,提出采用Nios Ⅱ软核处理器来实现性价比高且能够灵活改变调制方式的扩频信号源,将Nios Ⅱ的自定义组件技术与扩频信号源的产生原理相结合,设计出了一种基于NiosⅡ的扩频信号源自定义组件.此组件拥有直扩和跳频两种可选的调制方式,并且具有各种可控制的参数.在应用时利用SOPC(可编程片上系统)技术,只需在Nios Ⅱ系统中加入此组件并在顶层软件中调用该组件驱动函数库的函数即可产生多种调制方式的扩频信号.     

基于Nios Ⅱ的伪随机序列信号发生器IP核设计

根据Nios Ⅱ嵌入式系统的Avalon总线规范,提出了一种伪随机序列信号发生器IP核的设计方法,详细介绍了IP核的硬件和软件设计。该方法采用自定制组件的软硬件协同设计,实现了阶次与码字时长可调的伪随机序列信号发生器IP核设计。在可控震源信号发生器设计中对IP核进行验证,证明了其可行性和正确性。     

基于SOPC的氨氮含量检测系统的设计

为简化测量过程,并使测量不会引起二次污染,选用氨气敏电极法测量氨氮。利用SOPC技术在FPGA上建立Nios II双处理器系统,在Nios II处理器中通过硬件互斥核组件对共享存储器进行协调。同时建立标准曲线,根据最小二乘法来计算氨氮值。在DE2-115开发板上进行验证,基本能达到要求。     

μC/OS-II在Nios上的移植

首先介绍嵌入式实时操作系统μC/OS-II和Nios嵌入式处理器,分析μC/OS-II移植对目标处理器的要求,重点介绍μC/OS-II在Nios处理器上的移植过程,最后在Nios开发板上对移植工作进行了测试。     

一种FPGA的嵌入式可重构机器人控制系统

提出一种基于FPGA的可重构嵌入式微处理器控制系统.在FPGA中嵌入两个Nios II 软核,用VHDL语言编写用户自定义组件.在一个由Nios II软核组成的处理器上实现PWM信号生成、编码器信号处理以及多电机同步伺服运算等,在另一个处理器实现机器人任务管理.该控制系统针对微小型爬壁机器人的控制系统设计,不仅具有良好的实时多任务处理能力,而且具有可重构的特点,因而可应用于一类微小型机器人控制系统以提高其设计的灵活性.     

Nios Ⅱ+Linux:嵌入式领域的又一生力军

<正>Nios Ⅱ系列32位嵌入式软核处理器是Altera的第二代FPGA嵌入式处理器,Altera的Stratix系列和Cyclone系列FPGA全面支持Nios Ⅱ处理器,以后推出的FPGA器件都将支持Nios Ⅱ。     

基于Nios Ⅱ的网络处理器转发软件设计与实现*

为了进一步提高网络处理器的可编程能力,可采用软核设计网络处理器,如在Ahera FPGA中嵌入多个NiosⅡ软核实现网络处理器。首先介绍了NiosⅡ的结构特点和自定义指令,而后给出了基于NiosⅡ软核处理器的网络处理器转发软件结构,并以IPv4报文转发应用为例阐述了网络处理器转发软件的实现方法。     

μc/OS-Ⅱ在Nios上的移植

首先介绍嵌入式实时操作系统μC／OS-Ⅱ和Nios嵌入式处理器,分析μC／OS-Ⅱ移植对目标处理器的要求,重点介绍μC／OS-Ⅱ在Nios处理器上的移植过程,最后在Nios开发板上对移植工作进行了测试。     

Altera的Cyclone II/Nios II结合是业界低成本的软核处理器方案

2004年6月30日, Altera公司发布了支持新款Cyclone II FPGA系列的Nios II嵌入式处理器,这是在嵌入式处理器市场上强强结合。Nios II嵌入式处理器和Cyclone II FPGA的组合,只占用0.35美元的逻辑,成本比最相近的竞争产品低50%,是业界低成本的软核处理器方案。Nios II嵌入式处理器