共查询到10条相似文献,搜索用时 494 毫秒
1.
针对现代高性能嵌入式系统对高速数据传输的应用需求,RapidIO高速串行总线作为新一代嵌入式系统互联总线,具有高速度、低延时、高可靠性等特性,能够很好地适应嵌入式多核DSP系统高速数据传输的要求。本文介绍了互联总线的发展过程,分析了高速串行RapidIO协议特点,针对多核DSP领域嵌入式系统的要求,给出了基于串行Ra-pidIO总线互联的核心IP设计。 相似文献
2.
为了适应新的数字信号处理技术的发展,采用FPGA实现技术设计了串行RapidIO高速串行传输接口,实现了DSP与FPGA之间、FPGA与FPGA之间的高速数据传输,详细介绍了本地端点设备访问和远端设备访问的时序设计过程。对RapidIO总线的性能指标进行了测试,试验表明,在1lane、全双工模式下,数据传输速率可达243MB/S,突破了以前DSP的外部接口总线的传输速度瓶颈。 相似文献
3.
RapidIO协议作为数据通信协议之一在嵌入式系统开发中具有重要作用, 适合短距离, 需要多处理单元合作的应用场景, 例如多DSP构成的板卡系统. BWDSP芯片作为一款高性能数字信号处理器, 其丰富的计算资源在雷达信号处理等领域具有重要潜力. 硬件设计开发中, 直接采用已有数据通信协议很难适配具体硬件资源导致最终产品的数据传输性能较低. 因此需要结合具体硬件模型, 进行数据通信交换模型仿真建模设计, 提高数据传输效率. 本文首先介绍了RapidIO协议和BWDSP体系架构, 然后设计了基于SystemC语言的串行RapidIO交换模型, 最后设计实现了BWDSP虚拟平台. 本文设计的BWDSP虚拟平台功能符合实际RapidIO协议标准, 对硬件产品开发具有一定指导意义. 相似文献
4.
5.
传统的串行RapidIO2.1接口支持3种通道模式(1×、2×、4×)。在2×或1×模式下,4条物理链路只有2条或1条在进行数据传输,其余链路被闲置,造成带宽浪费;另外,一个RapidIO接口只能与一个目的端互连。基于传统的串行RapidIO2.1接口协议,设计了一种支持双通路传输的串行RapidIO接口,通过PCS层的可配置交叉开关共实现14种传输模式,双通路模式下可同时和两个串行RapidIO接口互连。双通路RapidIO提高了RapidIO系统互连的灵活性和传输带宽。实验结果表明,在1×或2×模式下,双通路传输的传输带宽是传统设计的两倍;4×模式下,双通路RapidIO的有效带宽与传统单通路RapidIO的相同。 相似文献
6.
《电子技术应用》2005,(6)
即将推出的基于串行RapidIO产品将充实公司现有的PCI Express和增强型交换产品线,加速推动行业转向标准交换方案全球领先的通信集成电路供应商IDTTM公司(Integrated Device Technology,Inc.;纳斯达克上市代号:IDTI)近日宣布正在开发一系列针对线路板层应用优化的交换器件,用于缓冲和加速无线基站和媒介网关的数据流,而目前通常采用DSP应用集群。这些基于串行RapidIO技术的器件预计在2006年初之前开始全面提供样品。这些器件提供定制的功能以提高DSP集群的效力,并提供高灵活性的解决方案从而在可选运行速度范围内提供多端口支持… 相似文献
7.
基于对cPCI平台和串行RapidIO网络技术特点的分析,提出了一种基于cPCI平台构建串行RapidIO网络系统的方法.该方法利用cPCI平台可供用户自定义的接插件定义了一种串行RapidIO互联标准,使用ZD高速接插件替代2 mm cPCI标准接插件,使得实现的串行RapidIO网络系统最大可支持单端口3.125 Gb/s的传输速率.并且设计实现了一种基于4U 8槽cPCI平台构建的串行RapidIO网络系统;还设计实现了一种串行RapidIO交换模块. 相似文献
8.
随着数字信号处理设备在测试系统内的广泛应用,使得单颗DSP芯片的性能已无法满足日益增长的对处理速度的要求;设计的并行多DSP模块,集成了四片高端浮点DSP芯片和一片高性能FPGA芯片,其通过优化DSP簇拓扑结构、增强DSP簇数据缓存能力、扩展DSP簇数据传输通道等技术手段,使模块具备了强大的信号处理能力和灵活的应用开发方式;模块并行处理能力达到单DSP性能的3.6倍以上;该模块支持PXIe、RapidIO、Infiniband、光纤等多种高速接口,数据传输速率达到16Gbps可应用于雷达信号处理、合成仪器、软件无线电系统等多种测控系统。 相似文献
9.
当与IDT的中央包交换器(CPS)/预处理交换器(PPS)同时使用时,具有串行RapidIO功能的IDT 10G串行缓冲器可将系统性能提高20%以上。在现实应用中,这个解决方案可将材料清单(BOM)减少50%-75%。本文基于IDT公司的10G串行缓冲器和CPS/PPS,介绍了一种采用DSP集群的3G峰窝基站系统设计方法。 相似文献