新思科技实现硬件仿真性能突破

新思科技近日宣布在硬件仿真领域实现了突破性技术创新——ZeBu EP1,可提供10 MHz性能,以加速高性能计算(HPC)、5G、GPU、人工智能(AI)和汽车等领域复杂片上系统(SoC)的硬件和软件验证.ZeBu EP1硬件仿真系统基于新思科技经验证的直连架构来优化设计通信并提供前所未有的仿真性能.此外,ZeBu所独有的功耗感知仿真、系统级调试、混合仿真以及虚拟主机和设备功能可提升SoC产品在硬件和软件方面的完成速度.     

一种基于RapidIO接口的嵌入式系统

针对嵌入式系统的高速通信需求,提出一种基于RapidIO接口的嵌入式系统,该方案以Xilinx的FPGA以及PowerPC嵌入式CPU为平台,建立RapidIO IP核与嵌入式系统的硬件和软件接口,对其功能进行验证.给出硬件结构图及关键部分的设计思路.采用逻辑仿真与物理仿真证明了方案的有效性.     

国产微处理器与以太网控制器IP的集成方法

针对如何使用现有IP资源加速国产微处理器产业化的问题,提出一套将OPENCORES组织提供的以太网控制器IP同国产微处理器集成的工程方法,其中包括如何建立微处理器与以太网控制器IP的硬件和软件接口,以及相关的测试程序和环境。给出了硬件结构图及关键路径分析。采用逻辑仿真与物理仿真的方法,证明该集成方法的有效性。     

基于BP神经网络的试飞员驾驶技术评估

研究试飞员驾驶技术评估问题,由于试飞员驾驶技术的复杂性以及影响因子的非线性,传统的试飞员驾驶技术评估方法存在较强的主观因素,评估准确性较低,不利于试飞员驾驶技术的客观评估.为客观评估试飞员驾驶技术,提出一种BP神经网络的评估方法.首先在分析试飞员驾驶技术影响因素的基础上,通过预处理消除评估体系之间重复无用的信息,构建了试飞员驾驶技术评估指标体系,然后采用非线性学习能力强的BP神经网络对处理后的数据进行学习建模,通过BP神经网络自适应学习得到最优的驾驶技术评估模型,并通过MATLAB进行仿真验证.结果表明,BP神经网络方法提高了评估的准确性,克服了传统评估模型主观性强的缺陷,评估结果更具科学性,为试飞员驾驶技术评估提供一种新的途径.     

基于VPI技术的全芯片混合仿真

仿真技术在IC设计的各个流程中都具有重要意义.基于纯软件描述语言(如C/C++)的仿真方法具有抽象层次灵活、仿真速度快等优点,但周期精确的模型库一般较难获取,而基于纯硬件描述语言如(Verilog HDL)的硬件前端仿真方法则具有周期精确、IP库充沛等优点,但其仿真速度一般较慢.因此,本文提出一种基于VPI技术的全芯片混合仿真方法,将软件模型与硬件模型灵活组合,通过桥接的方式实现软硬件混合仿真.该全芯片混合仿真平台既保证了系统周期精确的特性又维持了整个仿真系统的功能完整性,同时还大幅提升了仿真速度.最后在一款实际的工业级DSP设计中验证了该方法的有效性.     

基于Avalon总线的8051 MCU IP核的设计

设计了一款基于Avalon总线的8051MCU IP核。它支持MCS一51指令集,优化内部结构,通过采用流水线技术、指令映射技术、指令预取技术、微代码技术等极大地提高了IP核的工作速度,使IP核在100 MHz时钟下,能够单周期执行一条指令。本设计使用Modelsim软件完成了功能仿真和时序仿真,并在以Altera公司的Cyclone Ⅱ FPGA芯片为核心的DE2开发板上完成了硬件验证。     

新思科技推出PrimeSim Continuum解决方案

新思科技近日在世界用户大会(SNUG)上宣布推出PrimeSimContinuum解决方案.该方案是电路仿真技术的统一工作流程,可加速超收敛设计的创建和签核.PrimeSim Continuum 是新思科技定制设计平台的基础,以下一代SPICE和FastSPICE架构为基础,是业界唯一经过验证的GPU加速技术,为设计团队提供10倍的运行时间提升和黄金签核精度.PrimeSim Continuum可提供由领先仿真引擎组成的一体化解决方案,其中包括PrimeSim SPICE,PrimeSim Pro,PrimeSim HSPICE,PrimeSim XA.PrimeWave设计环境可实现围绕所有PrimeSim引擎的无缝模拟体验,提供全面的分析、更高的效率,并且易于使用.     

基于FPGA的IP碎片重组模块

为了更好地支持网络安全,IP碎片重组是IDS/IPS中一个必不可少的操作.由于采用软件实现IP碎片重组的速度很低,很难达到高速接口的线速处理要求,所以在高速IDS/IPS上应采用硬件处理的机制.本文实现了一个基于Altera FPGA的IP碎片重组模块,可解决IDS/IPS处理IP碎片重组遇到的性能瓶颈问题,同时提供了一种IP碎片攻击的预警机制,其特点是可以根据设备资源的使用情况,提供不同程度的警报信息.借助于QuatusII综合布线工具,经面向硬件电路的仿真验证,本文的方法可实现OC-48接口(2.5Gb/s)上线速分组的IP碎片重组,并具有硬件开销小,可扩展性好的特点.     

网络层协议处理器的设计与研究

吉比特网络下,网络终端CPU处理TCP/IP协议的能力已经成为网络应用的瓶颈。为了使终端用户能充分利用广阔的带宽资源,该文提出了一种硬件实现方法,将原来由软件完成的IP层协议功能完全卸载出来,并通过DMA(直接存储器访问)接口直接进行主存读写,从而减少了CPU的负荷。并且基于FPGA设计流程,通过功能仿真、综合后仿真、布局布线后仿真验证了协议处理器的可行性。该处理器具有灵活的电路接口,所用逻辑资源少,管脚数量少,成本低易于集成,是一种高效的解决方案。     

自动驾驶软件测试技术研究综述

自动驾驶系统（autonomous driving system,ADS）是一种集成高精度传感器、人工智能和地图导航系统等模块的信息—物理融合系统。该类系统中的自动驾驶软件完成了从高级辅助驾驶到无人驾驶任务中关键的感知、定位、预测、规划和控制任务。随着深度学习和强化学习等人工智能技术的发展和车载硬件设备的不断升级,高级别的自动驾驶软件已经逐渐应用于多种安全攸关的场景中,保障其运行稳定性与可靠性的测试技术逐渐成为学术界和产业界的研究重点。本文在广泛调研国内外文献基础上,对自动驾驶软件测试技术进行了深入分析与梳理。结合自动驾驶软件的架构特点及系统特征,讨论了面向自动驾驶系统的仿真测试和实景测试,以及面向组件的测试技术。其中,在仿真方法方面,分析了软件仿真、半实体仿真和在环仿真等技术;在仿真对象方面,讨论了静态环境仿真、动态场景仿真、传感器仿真和车辆动力学仿真等。同时,本文介绍了当前实景测试的进展与情况,重点分析了实景测试案例中的得失优劣。在面向自动驾驶软件组件的测试技术方面,重点讨论了当前数据驱动技术在感知组件、决策规划组件,以及控制组件测试方面的进展。最后,本文总结分析了自动驾驶软件测试当前面临的挑战,并对未来自动驾驶软件测试技术的研究方向和研究重点进行了展望。     

210MW火电机组全范围仿真系统

对210MW火电机组全范围培训型仿真系统的硬件构成以及仿真软件进行了全面的介绍。仿真系统由多台微机组成了分布式仿真计算机系统；应用TCP／IP协议和WinSock(套接字)通讯技术，完成了仿真系统通讯软件的设计与实现；针对集散控制系统(DCS)的特点和仿真系统的实际情况，采用Active X控件和DLL动态链接库等技术开发了适合仿真机应用的图形操作仿真软件。     

FC IP软核的仿真与验证

基于FC通信协议处理的SoC设计中,FC IP核的仿真验证是其基础.文中概要介绍了FC协议,通过分析其层次架构,明确了软硬件交汇点,从而给出了FC通信协议处理SoC中FC IP的基本功能定义.在此基础上,简单介绍了FCIP的设计,描述了IP的逻辑结构及模块功能.对于FC-IP的仿真验证,从基于testbench的功能仿真和基于FPGA平台的软硬件协同验证两方面进行了全面介绍.结果证明IP实现了预定功能,符合设计要求.     

完备神经网络验证加速技术综述

人工智能技术已被广泛应用于生活中的各个领域.然而,神经网络作为人工智能的主要实现手段,在面对训练数据之外的输入或对抗攻击时,可能表现出意料之外的行为.在自动驾驶、智能医疗等安全攸关领域,这些未定义行为可能会对生命安全造成重大威胁.因此,使用完备验证方法证明神经网络的性质,保障其行为的正确性显得尤为重要.为了提高验证效率,各种完备神经网络验证工具均提出各自的优化方法,但并未充分探索这些方法真正起到的作用,后来的研究者难以从中找出最有效的优化方向.本综述介绍了神经网络验证领域的通用技术,并提出一个完备神经网络验证的通用框架.在此框架中,我们重点讨论了目前最先进的工具在约束求解、分支选择与边界计算这三个核心部分上的所采用的优化方法.针对各个工具本身的性能和核心加速方法,我们设计了一系列实验,旨在探究各种加速方式对于工具性能的贡献,并尝试寻找最有效的加速策略和更具潜力的优化方向,为研究者提供有价值的参考.     

通用处理器设计中硬件仿真验证

基于动态的RTL仿真依然是验证超大规模集成电路的主要方法。在使用动态仿真方法对通用微处理器这样大规模的设计进行功能验证时仿真速度成为了瓶颈，通常的解决方案是使用FPGA进行硬件的物理原型仿真，使用FPGA可以在较短的时间内测试大量的测试向量，但是使用FPGA物理原型验证的可调试很差。针对这一主要问题，提出了三级的层次化仿真验证环境，使用硬件仿真器的仿真加速作为中间层的解决方案，即可以提高仿真速度，也提供了良好的调试环境。同时针对大规模设计多片FPGA逻辑划分提出了改进的K—L算法，优化了FPGA的利用率和片间五连。     

人—车—路虚拟仿真中驾驶数据采集系统开发*

为了实现人-车-路系统虚拟仿真中的人机交互,从软/硬件两个方面研究了半实物模型中加速踏板、制动踏板、离合器、变速器、方向盘等驾驶操作信号的数据采集技术.利用数据拟合技术,获得了驾驶操作参数的计算模型.硬件系统采用分布式上下位机结构,上下位机之间采用点对点方式进行RS-232接口通信.上位机以视景主控工作站作为硬件环境,利用多线程技术、计算机串行通信技术开发了模拟驾驶操作数据采集软件模块.下位机由89S52单片机控制,采用C语言进行程序设计.     

串行RapidIO验证模型

片上系统设计中大量使用IP核,其验证是整个系统设计的关键.串行RapidIO(SRIO)定义了器件间的全双工串行链路,物理上每个方向使用单向差分信号,因此SRIO核的验证存在一定的难度.该文基于PCI-RapidIO桥的设计与实现,建立了SRIO的验证模型,包括功能仿真模型、硬件验证模型和互操作性验证模型,为SRIO核的验证提供了思路,并建立了SRIO的仿真环境平台和FPGA硬件验证平台.     

Cadence系统动力双剑——IC设计者的利器!

工欲善其事,必先利其器!这个真理适用于任何行业,尤其在当今各种技术快速迭代的时代,对工具的需求更加迫切.在电子行业,一个好用的EDA工具能让电子工程师事半功倍. 近日,EDA厂商Cadence发布了其重磅产品:Palla-dium Z2 Enterprise Emulation企业级硬件仿真加速系统和 Protium X2 Enterprise Prototyping 企业级原型验证系统.Cadence亚太区系统解决方案资深总监张永专介绍,此次发布的新产品翻译成中文是"系统动力双剑",双系统无缝集成统一的编译器和外设接口.     

CEVA和CellGuide合作为CEVA-XC提供软件GPS解决方案

CEVA公司和GNSS解决方案供应商CellGuide宣布,合作为CEVA-XC通信处理器提供基于软件的GPS解决方案。通过利用CellGuide的GPS/GLONASS软件IP,CEVA-XC获授权厂商可为其处理器设计增添GPS功能,而无需进行任何硬件更改或增加芯片尺寸。     

三维模拟驾驶仿真系统的研究与实现

为了解决模拟驾驶仿真系统中开发成本昂贵、缺乏二次开发特性等问题,研究并实现了一种结合3DMAX建模软件、开放源代码的Newton物理引擎和OSG图像渲染引擎的三维模拟驾驶仿真系统.硬件系统采用多传感器融合技术来采集驾驶员模拟驾驶时的操作行为,软件系统根据所采集的操作数据实现对车辆的运动和碰撞反应的控制以及对场景视角的切换.实验结果表明,该方法具有软件开发成本低,场景逼真度高,动态效果好等特点,可以满足对驾驶员的驾驶行为进行记录并分析的需要.     

TurboCluster群集服务器进入国内市场

TurboLinux的开发厂商拓林思公司最近将其TurboCluster群集服务器全面引入中国。该产品是首家Linux厂商推出的群集服务器技术,自1999年10月问世以来颇受关注,并在1999年11月美国Comdex展会上荣获“最佳Web解决方案”奖。 TurboCluster不需要任何特殊的硬件,运行于标准TCP/IP协议网络之上的TurboCluster软件可以