基于FPGA的AVS帧内预测电路设计

提出了一种AVS高清视频编码器帧内预测模块硬件结构。通过对AVS帧内预测各个预测模式的分析,设计了帧内预测编码流水线结构和模式预测运算单元电路。根据各预测模式的编码运算关系,合理安排流水线结构,采用8 bit数据并行流水处理,实现了高清视频帧内预测实时编码。将除Plane模式之外的其他预测模式采用同一硬件电路来实现,对运算比较复杂的Plane模式单独设计了硬件结构,节省了硬件资源。     

CCSDS标准低并行度高速LDPC编码方案

提出了一种基于CCSDS标准的低并行度高速LDPC编码结构设计方案。该编码结构通过对输入的待编码信息插"0"和改变校验矩阵的循环子矩阵结构实现了CCSDS标准中的7/8码率编码方案的奇偶并行编码,且编码结果奇偶并行输出。在编码器的编码速率需求和编码器实现的硬件资源开销上达到平衡。仿真和实现的结果表明,该低并行度编码结构的设计相对于其他7/8码率串行编码结构设计,在增加少量的硬件开销的条件下,获得双倍的编码速率。     

基于并行对象的可视化模型

提出了一种基于并行对象的可视化模型,该模型中吸取了数据流图、Petri-net和UML技术中的基本思想,通过使用数据流图来确定数据加工状态,从而初步得到并行对象的雏形,然后使用Petri-net来描述并行对象的动态特征,最后使用UML对并行对象的静态信息进行描述。通过静态描述和动态描述自动为用户生成并行程序的代码框架。     

图像压缩技术中新型算术编码的研究与应用

在计算机科学领域和网络领域中,图像压缩技术的发展是现行的一个必然趋势,无论是有损压缩还是无损压缩,算术编码都是必不可少的一个环节.在图像压缩的技术中,算术编码占了很大的比重它提供了一种有效去除冗余度的机制,是一种目前为止编码效率最高的统计熵编码方法,他比现在最流行的霍夫曼编码的效率高10％左右,但它的编码太过复杂和一些专利方面的制约,所以没有霍夫曼编码那么广泛,我们主要研究图像信息源统计特性的基础上,分别以H.263格式和JPEG格式中的算术编码器为例,具体分析算术编码方法在动态图片和静态图片编码领域内的应用和前景.     

并行结构的AVS帧内预测编码器

分析了AVS高清实时帧内编码的实现难点,提出一种基于并行流水的AVS帧内预测编码器硬件架构.提前模式抉择,实现整数变换和量化模块的流水处理,以及预测部分的六路并行数据通路的流水处理,提高了数据处理能力.另外,在分析AVS帧内预测各模式算法的基础上,将亮度块和色度块具有相同预测值求解算法的模式共用同一个预测器,优化资源利用.实验结果表明,该电路在49 MHz时钟下工作时,能够实时编码1280×720,25帧/s的视频图像.     

一种适用于JPEG2000的流水线MQ编码器设计

JPEG2000采用基于上下文的MQ算术编码来增强压缩效果,但其实现比较复杂,特别对编解码器具有高数据吞吐量要求的高分辨率图像处理难以达到实时实现,为此提出MQ算术编码的硬件快速算法。首先分析了JPEG2000标准中MQ编码算法流程,然后提出了一种四级流水线结构的硬件实现。实验结果表明,根据所提出的硬件结构,编码器在Altera的EP1S25B672上最高运行速度能够达到65MHz,共占用了1051个LE资源,以较少的资源取得了较高的数据吞吐量。     

面向嵌入式的卷积神经网络硬件加速器设计

近年来,随着神经网络模型越来越复杂,针对卷积神经网络推理计算所需内存空间过大,限制其在嵌入式设备上部署的问题,提出一种动态多精度定点数据量化硬件结构,使用定点数代替训练后推理过程中的浮点数执行卷积运算。结果表明,采用16位动态定点量化和并行卷积运算硬件架构,与静态量化策略相比,数据准确率高达97.96%,硬件单元的面积仅为13 740门,且内存占用量和带宽需求减半。相比Cortex M4使用浮点数据做卷积运算,该硬件加速单元性能提升了90%以上。     

采用FPGA实现同步串行数据的并行采集

同步串行接口具有传输速度快、抗干扰能力强等特点,在具有串行数据传输的电子设备中得到了广泛的应用.同步串行数据的接收需要专用芯片,这使得具有同步串行接口的电子设备的应用受到了限制.针对具有同步串行接口的绝对值编码器,提出了串行数据转换和读取的实现方法,给出了详细的硬件原理图及其电路设计要点,并提供了关键的软件代码.这为具有同步串行接口设备的数据并行采集提供了一种低成本的实现方案.     

基于JPEG2000的高动态范围图象压缩

高动态范围图象对真实场景的色阶和动态范围进行编码,如辐射度图。通过对JPEG2000编码器进行扩展,提出了一个高动态范围静态图象的压缩方法。该方法基于应用于高动态范围图象显示的色调映射技术,通过可变基底的对数映射函数对图象像素的32位浮点格式的辐射度值进行变换,然后将数据输入到JPEG2000编码器,并依据HVS模型的对比灵敏度特性对小波系数进行加权处理。实验显示,该方法对图象有较大压缩率的同时还保持较好的主观质量。     

AVS熵编码器的VLSI设计

针对AVS实时高清编码器的设计要求,提出了一种高效的AVS熵编码器的VLSI设计方案.首先,基于硬件的流水线操作和计算的并行性,修改原有的针对软件设计的串行算法为具有一定并行度的并行算法;其次,考虑硬件实现的代价,简化了熵编码器在模式决策阶段预编码的VLSI设计,因为预编码只计算编码系数所用比特数,而无需知道编码码字;而且,对于简化的预编码,熵编码所涉及的查表运算都可以改为只使用逻辑判断来实现,大大节约了硬件的存储空间;同时,数据流使用8像素并行的流水线设计,每个时钟处理8个系数,更进一步提高了硬件处理速度.AVS熵编码器包括Zig-Zag扫描得到每个系数的Run和Level,查询当前码表得到每个(Run,Level)的CodeNumber和得到每个CodeNumber的比特串,此流程与其他编码器的VLC类似,所以该VLSI设计同样适用于其他编码器,如H. 264AVC和MPEG24.软件测试和RTL仿真的结果都符合AVS编码标准和满足硬件加速的要求.     

一种Turbo乘积码编译码器的设计与实现

分析了Turbo乘积码的线性编码和基于Chase算法的软输入软输出迭代译码方法,讨论了硬件可实现的低延迟编码器、译码器应具有的结构特点,并采用此方法设计了1个长度为1024bit、码率66％的Turbo乘积码。该编码器工作时钟和输入数据速率相同,译码器则需要3倍于输入数据速率的时钟,译码器理论吞吐率可达60Mb／s。实测结果表明,其性能和仿真值相差不大于0．4dB。     

Network-driven low complexity coding for wireless multi-view video system

For wireless multi-view video system, which has very limited capability for storage and computation at the encoder, it is essential to design a video coding scheme with low complexity. Wyner-Ziv (WZ) coding scheme shifts large computational complexities to decoder with side information reconstruction, however, its encoding efficiency is not high enough. To obtain higher encoding efficiency and lower encoding complexity for wireless multi-view video applications, a network-driven low complexity video coding method is proposed in the paper. The proposed method is designed to implement color correction, motion vector extrapolation and disparity extraction at the central node of network, so as to reduce large computational complexities of motion estimation at the encoder and disparity estimation at the decoder. Experimental results show that encoding efficiency of the proposed method is higher than those of WZ coding and H.264 intraframe coding methods. The encoding complexity of the proposed method is greatly decreased and the decoded views are of color consistency, which is favorable to high quality view rendering at the decoder.     

残差分布式视频压缩感知*

压缩感知(CS)是一种能同时进行数据采集和压缩的新理论,为简化编码算法提供了依据,同时,分布式视频编码(DVC)为低复杂度的视频编码提供了思路。因此,通过整合DVC和CS各自的特性以构建编码简单的视频编码框架,并采用残差技术来提高系统性能,最终提出了一种残差分布式视频压缩感知(RDCVS)算法:对关键帧进行传统的帧内编、解码;而对非关键帧,编码端采用一种基于残差联合稀疏模型的随机观测,解码端利用边信息和改进的梯度投影重建(GPSR)算法进行优化重构。由于将运动估计和变换编码等复杂度较高的运算转移到解码端进行,因而RDCVS保持了低复杂度的编码特性。实验结果表明,RDCVS算法比参考方案的恢复质量提高了2～3 dB。     

全球数字广播系统音频编码器的软件实现

全球范围的数字广播系统DRM(Digital Radio Mondiale),是一种针对30MHz以下频段的数字声音广播系统。和传统广播系统相比,DRM数字广播系统在声音质量上是模拟调幅广播无法比拟的。这其中的关键之一在于DRM系统引入了新的信源编解码技术——MPEG-4标准的AAC(Advanced Audio Coding,先进音频编码)。在分析符合DRM标准的AAC音频编码器原理基础上,提出了一种改进的离散余弦变换算法,并在PC上实现了基于该算法的AAC音频编码器。实验表明,该软件编码器能够满足DRM系统实时性要求。     

一种不用建造Huffman树的高效Huffman编码算法

Huffman编码作为一种高效的不等长编码技术正日益广泛地在文本、图像、视频压缩及通信、密码等领域得到应用。为了更有效地利用内存空间、简化编码步骤和相关操作,首先研究了重建Huffman树所需要的信息,并提出通过对一类一维结构数组进行相关操作来获取上述信息的方法,然后利用这些信息,并依据提出的规范Huffman树的编码性质,便能直接得到Huffman编码。与传统的Huffman算法及近年来国内外文献中提出的改进算法相比,由于该方法不需要构造Huffman树,不仅使内存需求大大减少,而且编码步骤和相关操作更简洁,因而更利于程序的实现和移植。更重要的是,该算法思路为Huffman算法的研究和发展提供了新的途径。     

MB-OFDM UWB通信系统维特比解码器的实现

提出一种应用于多波段正交频分复用(MB-OFDM)超宽带通信系统的维特比解码器的设计方案,分析MB-OFDM所采用的卷积/凿孔码及相应的维特比解码算法的性能。为了达到系统要求的最高数据传输率、保持硬件开销的经济性,结合滑动窗口和折叠2种方法设计解码器的硬件结构。在低速工作模式下,部分处理单元被禁用,以节省功耗。该设计经Xilinx Virtex-4 FPGA验证,最高译码速率可达432 Mb/s。     

基于Q-Coder算术编码器的IP核设计

设计了一种实现算术编码的集成电路IP核，可用于下一代静止图像压缩标准JPEG2000编码系统中。采取易于硬件实现的二进制算术编码算法，分析了该IP核的各个模块和时序，在ModelSim软件中进行了功能仿真，在QuartusⅡ软件中完成了综合以及布局布线，并在自行设计的一块FPGA的PCI开发板上进行了验证和性能分析。实验结果表明，对相同的图像进行编码，该IP核的处理时间仅为软件处理时间的41%。该文的研究对于JPEG2000在实际中的应用有着重要的意义。     

AVS编码器帧内预测模块

通过对AVS(Audio and Video Standard,音视频编码标准)标准中帧内预测算法的分析,提出了一种新的适用于AVS编码器帧内预测模块的优化设计方案.设计中使用两维滤波单元,简化了参考数据选择机制;使用设计的基本预测单元PE(Primary Element)构造运算单元阵列对当前块进行并行处理,提高了预测速度;设计了脉动阵列用于实现复杂色度Plane模式的预测.基于Verilog HDL语言在FPGA上实现该设计并在ModelSim上进行仿真,结果表明,本设计提高了编码效率以及降低硬件资源的消耗,并满足实时编码高清视频的要求.     

可变码长LDPC码的GAU构造算法

考虑度分布、最小环长和环近似外信息度等因素,从减少短环和增加外信息度入手,提出了可变码长LDPC码的GAU(Girth ACE union)构造算法。该算法构造的校验矩阵能适应较大范围的码长变化,其短码的纠错性能与802.16e中的LDPC码相当,中长码的性能较后者略优。不同码长的码字具有结构相同的校验矩阵,便于编译码器对所有码长采用同一架构设计,能有效降低编译码器的实现复杂度。GA U算法适用于支持可变长度数据传输的各类通信系统的LDPC码设计,具有重要的理论意义和 实用价值。     

Design of efciently encodable nonbinary LDPC codes for adaptive coded modulation

This paper is concerned with constructions of nonbinary low-density parity-check(LDPC)codes for adaptive coded modulations(ACM).A new class of efciently encodable structured nonbinary LDPC codes are proposed.The defining parity-check matrices are composed of scalar circulant sub-matrices which greatly reduce the storage requirement when compared with random LDPC codes.With this special structure of paritycheck matrix,an efcient encoding algorithm is presented.Based on the proposed codes,a family of variablerate/variable-field nonbinary LDPC codes is designed for the ACM system.When combined with matched-size signal constellations,the family of constructed codes can achieve a wide range of spectral efciency.Furthermore,the resultant ACM system can be implemented via a set of encoder and decoder.Simulation results show that the proposed nonbinary LDPC codes for the ACM system perform well.