手把手教你学单片机(四)

算术运算指令学习 MCS-51具有较强的加、减、乘、除四则运算指令及加1、减1和2-10进制调整指令。加、减、乘、除指令会影响程序状态字PSW,只有加1和减1指令不影响PSW。 1.加法指令 ADD A,#data表示把立即数data与累加器A的内容相加,相加的结果送累加器A。 ADD A,direct表示把直接寻址单元direct中的内容与累加器A的内容相加,相加的结果送累加器A。     

利用剩余数制简化DNA算术运算

在DNA算术运算的理论模型中,普遍应用固定基数制,比如二进制、三进制。但是由于受到进位的影响,难以实现并行运算。基于Adleman-Lipton模型,分析了剩余数制的基本原理,改进了整数的DNA链表示,并将其应用于DNA算术运算,给出了剩余数制下进行DNA算术运算的算法模型。由于在剩余数制中,算术运算（加、减、乘）在剩余位之间无须进行进位计算,故可以降低运算过程的复杂度,而且有利于进行各个剩余位上的并行计算。     

高性能数字信号处理器的设计

本文完成了16位的数字信号处理器的设计，该数字信号处理器设计了针对信号处理的指令与体系结构，指令数为88条，综合后数字信号处理器的内核单元数为12799。十六位定点数字信号处理器为单发射系统，采用了多数据和地址总线设计，使四级流水在流水线的四个周期保持正常的数据流动，分散的寄存器形式结构，使多数指令在一周期内得到完成。数字信号处理器包含了中央算术逻辑单元、乘法器单元、移位器单元、排序器单元、辅助寄存器单元、中断单元的设计。在中央算术逻辑单元中，完成加／减运算以及逻辑运算，在进位链中采用了选择进位链，对数据溢出采用了饱和处理的方法；在乘法器单元中采用BOOTH算法和先进进位加法器相结合的单元设计；在排序器设计中，按照中断、指令第二指令字、累加器、堆栈等不同的程序排序源设计不同的通路，并按照ZLVC的条件，设计了条件转移指令；在辅助寄存器单元选择一条与正向进位相反方向的进位来实现FFT算法位反序要求；在中断单元中，采用二级中断，大堆栈保存地址，流水“冲刷”技术。     

计算方法的选择

使用电子数字计算机解数学问题时要考虑到这种计算工具的一系列特点,其中主要的有如下几点。 1.表示一个数的位数很多(计算机就是对这些数进行算术运算的)在浮点计算机上数是用固定位数的有效位表示的,换言之具有相同的最大相对误差。在定点计算机上小数点后有相同的位数,换言之具有相同的最大绝对误差。     

基于特定模数集的并行DNA算术运算

在DNA算术运算的模型中普遍应用二进制,受制于进位的影响,难以实现并行运算。但在剩余数制中,算术运算（加、减、乘）在剩余位之间不存在进位,故可降低运算过程的复杂度,可以充分利用DNA计算巨大并行性的优势,简化实际编码的难度。基于Adleman-Lipton模型,分析了剩余数制的基本原理,基于特定的模数集,改进了整数的DNA链表示,并将其应用于DNA算术运算,给出了特定剩余数制下进行并行DNA算术运算的具体算法。     

兼容MIPS指令集的超标量微处理器ALU设计

文章介绍了一种兼容MIPS指令系统的32位超标量微处理器IP核(简称BSR03)的设计。重点讨论了其中的32位先行进位ALU的设计,以及对补码数与无符号数算术运算的溢出、进位、借位、比较等问题的处理方法。BSR03采用自顶向下的层次设计方法,用VH DL语言进行描述,用Active-H DL6.1进行仿真、验证,用synplify pro7.1进行综合,该设计符合预定的结果。     

Z-80指令詳解(續) 循环移位和移位指令组

RLCA一累加器向左循环移位操作图解:砰韶却~-一一 A一黑‘‘LP‘公︺.氏D. H. sp:指令格式:操作码RLCA操作数。1。{。}。1。{1 1 1 J 1 1 07说明: 累加器(A寄存器)的内容循环左移一位:位0的内容移到位l;位l原先的内容移哪位2·“…位7的内容既送到进位位(F寄存器的C位)又是到位O(位O为最低位)。 RLCA应作为逻辑指令使用。机器周期数:1时间状态数:4受影响的状态位: S:不受影响。尸/V:不受影响。 Z:不受影响。N:置0。 H:置0。C:送入来自果加器位7的数据。例,如果累加器的内容为 7 6 5 4 3 2 10在执行RLCA…,{。}。}。{,{。{”}…     

AVR单片机定点运算及数制转换子程序

AVR单片机问世以来,获得广泛关注。它是一种采用精简指令集、以时钟周期为机器周期的高速单片机。它采用快速寄存器文件(共有32个寄存器R0～R31,其中R16～R31具有较强通用功能)、快速单周期指令。另外在存储器技术(Flash存储器、EEPROM)、低功耗、系统可靠性、定时/计数器功能多样化等方面也都具特色。但由于采用精简指令集,它没有一般8位机的DAA指令。因BCD码加减法运算及定点数制转换都要用到DAA功能,故给使用汇编语言研发带来不便。本文重点介绍用软件实现DAA的方法。     

AVR单片机定点运算及数制转换子程序

AVR单片机问世以来,获得广泛关注.它是一种采用精简指令集、以时钟周期为机器周期的高速单片机.它采用快速寄存器文件(共有32个寄存器R0～R31,其中R16～R31具有较强通用功能)、快速单周期指令.另外在存储器技术(Flash存储器、EEP-ROM)、低功耗、系统可靠性、定时/计数器功能多样化等方面也都具特色.但由于采用精简指令集,它没有一般8位机的DAA指令.因BCD码加减法运算及定点数制转换都要用到DAA功能,故给使用汇编语言研发带来不便.本文重点介绍用软件实现DAA的方法.     

BCD数除2的简便程序

<正> 在运用计算机进行数据处理时,有时需要将BCD数除2。我们知道二进制数除2是比较简单的,只要将各位数右移一位即可。然而BCD 数则不然,BCD 数右移4位,则相当于除10。如果先将BCD 数转换成二进制右移一位(除2),然后再将其转换成BCD 数,这样编程又太长太麻烦了,下面介绍一种简单的BCD 数除2的编程方法。     

手把手教你学单片机（七）

位操作指令学习 MCS-51单片机内部有一个性能优异的位处理器,实际上是一个一位微处理器,它有自己的位变量操作运算器、位累加器(借用进位标志CY)和存储器(位寻址区中的各位)等。MCS-51指令系统加强了对位变量的处理能力,具有丰富的位操作指令,可以完成以位变量为对象的传送、运算、控制转移等     

实现快速运算的剩余系统

一、概述 二进制与十进制具有许多优点,它们已广泛地用于数字计算机的算术运算。但是,由于它们是一种固定基的加权数制,所以对于任何算术运算,其结果的每一位数字不仅依赖于操作数的对应位,而且依赖于比该位低的数位上的所有数字。由于运算时需要考虑进位传送,不可能实现所有数位的并行运算,从而使得算术运算的速度受到限制。随着电子计算机运算速度的迅速提高,在执行算术运算时为了处理     

TTL中规模集成电路及其应用

<正> 三、算术逻辑运算单元算术逻辑运算单元是功能较强的中规模集成电路。除了能进行快速加法运算外还能进行其它算术运算(如减法……)及逻辑运算(如逻辑乘、求反……)。集成化运算单元的结构设计主要考虑两个问题: (一)提高运算速度,普遍在片内采用超前进位技术;运算单元要能扩展,能和专门的快速进位扩展器配合,组成多片快速运算单元。     

美帝防空计算机图片及性能说明

应用 该系统用于导弹实时引导,系统模拟,数据处理及自动编码。 程序及数制 内部数制 二进制 每字位数 24 每条指令位数 24 每字指令条数 1 指令条数 35 运算系统 定点 指令形式 单地址 数范围 -1≤X<1在R存贮器中0≤X≤2~(14)(完全地址) 指令字的安排     

面向工业控制的一位微型计算机——第七讲 典型实用程序集锦(二)

<正> 5.算术运算程序A.加法加法在一位机中是按位串行实现的:二对应位相加求得"和"S和"进位"C.显然二相应位相加时必须一并考虑低位的进位,这就是"全加".全加真值表如表1所示.     

PDP-11指令摘要

自动间接增量自动减量自动间接减量变址间接变址程序计数器编址 (1或幻 @(R)+(R)是地址的地址: (R)+2 一(R)(R)一(1或2);(R) 是地址 @一(R)(R)一2;(R)是地址 的地址 x(R)(丑)+x是地址 @x(R)(R)·卜x是地址的地 址{MoDE}7{寄存器一7 立即 绝对 相对相对间接 林n@#A A @A操作数。跟随指令地址A跟随指令指令地址十4十X是地址指令地址十4十X是地址 的地址 图例 操作码 .=是一个字时为零/是一个 字节时为l 55=源字段(6位) DD二终点字段(6位) R=通用寄存器(3位),O~7 XXX=位移(8位),+127ee 一128 N=数(3位) NN=数(6位) 布尔 八=与 V=…     

CMOS BCD比例乘法器原理及其应用(上)

<正> 比例乘法器是一种用数字方法产生一个可调输出脉冲序列的电路。有BCD比例乘法器和二进制比例乘法器两种。CC4527是CMOS BCD比例乘法器,其输出脉冲频率为输入脉冲频率与BCD输入数乘积的1/10。由于CC4527具有多个输入端和输出端,逻辑功能较强,因此,与有关电路连用时,不仅可以完成加、减、乘、除、乘方、开方等运算,而且还可以解代数方程和微分方程、进行A/D和D/A转换以及分频等,这种乘法器电路结构简单、成本低、非常适用于仪器仪表中的运算部件。因此,它可在仪器仪表、数字滤波、数字控制等方面得到广泛应用。本文在阐述CC4527电路原理的基础上,介绍其在运算电路中的     

基于三值光计算机的并行无进位加法

在三值光计算机(其核心是一块体积为38.0×65.5×2.2 mm~3、能耗为0.3mw的单色液晶显示器及其两侧的偏振片)上以全并行方式实现了两向量无进位光学加法。为利用光的并行性,在MSD(Modified Signed-Digit)数字系统上通过定义4个变换,分3步实现了全并行无进位加法。加法所需时间与操作数的位数无关。通过实验证明了三值光计算机并行无进位加法运算的可行性和正确性。该系统能以全并行的方式完成两个680位的MSD数加法运算。     

通用高精度快速乘法程序

微型计算机所能处理的实数的有效数字位数和数值范围都是有限的,当用它进行乘法运算时,若结果的有效位数超过一定限度,则按科学计数法输出,多余的位数将被丢失,而且当结果超过某一上下限范围时,会产生溢出错误。不同的程序设计语言对实数运算所能保留的最多有效数字位数虽有差别,但一般都不超过20位,不能满足更高的精度要求。 目前已有一些高精度乘法运算程序发表于报刊,但一般都存在以下不足: (1)只能进行正整数运算,或只能对按常规计数     

一个高速运算器的逻辑设计

本义介绍一个带校验操作的浮点二进制运算器的逻辑设计。这个运算器是作为一个研究报告提出来的,并不打算具体应用在那一台计算机里。校验操作是这样来进行的:将原来参加运算的数加以修正,重复一次运算以得到与原来结果相补的数;然后将两者相加,校验是否等于零。运算器的长度为64位,假定采用6相的1兆赫时钟脈冲,几个主要运算的速度如下(包括校验及规格化时间,但不包括访问存储器的时间): 代数加法……9微砂乘法……23微秒除法……23微秒开平方……23微秒本文所讨论的基本方法是在作加法时将部份和及进位分别用两个寄存器存貯起来,接着逐次对进位进行清除,得到最终的结果。对两个64位数的进位清除工作可以在1微秒内完成。同样,规格化及移位也可以在1微秒内完成。这个运算器大约需要用到1,500个触发器及25,000个二极管。与工作周期为6微秒的存储器相配合,每秒能进行40,000多次带校验的浮点运算。如果将存储器的工作周期缩短到2微秒,则每秒能进行80,000次运算。本文假定计算机为4地址。 ,