共查询到10条相似文献,搜索用时 218 毫秒
1.
一种密钥可配置的DES加密算法的FPGA实现 总被引:1,自引:1,他引:0
在传统的DES加密算法的基础上,提出一种对密钥实行动态管理的硬件设计方案,给出了其FPGA实现方法。通过对DES加密原理的分析,利用其子密钥的生成与核心算法相关性较弱的特点,对密钥进行重新配置。DES算法采用资源优先方案,在轮函数内部设置流水线架构,提高了整体处理速度;在FPGA上实现轮函数和密钥变换函数独立运算,减少了相邻流水线级间的逻辑复杂度,从而实现了DES算法在FPGA条件下的重构设计。最终通过对设计结果的功能仿真和测试分析,论证了整个设计的正确性。 相似文献
2.
DES算法作为全世界使用最广泛的分组密码算法,本文分析DES算法本身以及其硬件实现过程进行分析,利用Handle-C语言编程实现其内部进化电路,最终在xinlinx在Virtex-E系列FPGA上成功实现。实验结果表明,该DES密码系统占用硬件资源少,速度快,能对弱密钥、半弱密钥进行自组织、自修复,提高了DES算法的安全性、灵活性。 相似文献
3.
针对当前利用可重构计算技术实现DES算法的方法中存在重构性能低和资源占用量大等缺陷,提出了一种利用基于模块的部分重构技术实现DES算法的方法.该方法利用DES具有的对合结构特性进行算法的模块划分,解决了算法部分重构时的模块间通讯和时序调整等关键问题.通过对DES算法的不同实现方案进行对比,验证了该方法的可行性和有效性. 相似文献
4.
介绍了3DES数据加密算法(DDA)的原理,针对利用FPGA硬件实现3DES算法,给出了一种可进化IP核的具体设计思想,采用可重构电路节省器件内部资源,并采用有限状态机设计技术从而实现数据高速安全传输。本设计是在ALTERA公司的Quartus II环境下实现的,并成功下载到支持电路部分重构的Xilinx Virtex II系列器件中的XC2V1500芯片中。 相似文献
5.
介绍了DES算法的基本原理与加密过程,给出了基于FPGA的DES算法的硬件实现,并且用Quanus Ⅱ实现了模块仿真,验证了DES加密算法。 相似文献
6.
7.
在分析FPGA组成结构特点的基础上,根据FPGA功耗产生的机理,提出了一种FPGA功耗模型。针对DES加密的DPA,实现了DPA仿真平台,并利用该模型和仿真平台验证了FPGA实现DES加密算法对DPA攻击的脆弱性。 相似文献
8.
DES算法的一个突出弱点就是密钥长度太短,通过在DES加密的不同轮中采用不同密钥生成的子密钥的方法,可以起到扩展密钥的作用,采用此种方法,可使密钥的长度扩展至512位,通过在FPGA上设计实现,将其与常规DES算法的加密结果进行对比,理论和仿真测试结果表明,使用该方法改进后的DES算法加密效果良好。 相似文献
9.
10.
为解决提高RSA算法的加密速度保证加密的安全性,提出了在FPGA上实现RSA算法.通过分析RSA算法将该算法分解成模乘运算,模乘的求解采用改进的蒙哥马利算法实现,并通过脉动阵列的方式消除蒙哥马利算法中的长整数进位,有效降低了延迟提高加密速度.同时为了降低FPGA的资源占用,RSA算法采用流水线方式实现脉动阵列,并通过软硬件的协同合作完成算法中素数的判定生成算法参数.在FPGA上下载验证1024位的RSA算法,实验结果表明,采用上述方式实现的RSA算法能占用较少的资源并达到较快的加密速度. 相似文献