基于ARM_DSP架构的嵌入式微机保护装置的设计

提出一种基于双CPU架构的微机保护装置的设计方法与实现过程。以LPC2468和TMS320F2812为硬件核心,以前后台系统和嵌入式操作系统为软件平台进行微机保护装置的设计,具体介绍了系统的硬件功能以及软件流程图。具体阐述了一种基于CPLD的双CPU通信的软硬件实现过程,解决了传统单CPU处理速度慢、功能单一的缺点,使保护装置运行更加可靠、灵敏。     

基于多微处理器的X-Y工作平台闭环控制系统

在对X-Y两轴运动的工作平台进行闭环控制时,一般采用单片机为主控制单元.如果系统只有一个CPU,功能完全由程序完成,当需要同时处理多个输入、输出量时,不易保证控制的实时性.系统设计采用多个单片机分别作为一个主CPU、两个从CPU.主CPU主要处理键盘、显示和通信;从CPU则用于驱动步进电机、光栅位移传感器输入信号检测等.原理和实际系统的运行均表明:这种设计即保证了控制系统的实时性,又可取代部分硬件电路,如驱动步进电机用的"硬件脉冲分配器".     

基于双CPU模式RTU遥测单元的设计与实现

综述了已应用于某煤矿企业配电站"综自"控制的遥测单元的设计与实现过程。首先介绍了基于双CPU模式RTU遥测单元的设计思想,通过详实资料描述了该系统硬件组成与软件设计特点。重点分析了双端存储器在多CPU数据采集处理系统中的数据锁配合问题。提出了一种解决双CPU运行配合的新策略,并进行了调试和分析,实验结果表明在数据采集处理系统中采用双CPU模式可以有效地提高RTU单元的处理速度,节约传输时间。     

实时嵌入式系统协调设计的行为验证模型

嵌入式系统协调设计中，通常采用协同验证方法检验系统设计的正确性，目前比较常用的验证手段有行为验证和基于处理器结构的指令集模拟．指令集模拟从底层时序关系模拟CPU功能，通过建立与硬件模拟器连结关系来验证软硬件接口．指令集模拟的主要特点是模拟精度高，但模拟速度慢，对于不同的CPU结构需要构造不同的指令集模拟器．文中研究一种基于RTOS实时嵌入式系统行为验证模型，通过扩展RTOS功能，建立RTOS软件模拟器，实现RTOS模拟器和VHDL／VerilogHDL协同模拟交互．RTOS模拟器把嵌入式软件功能代码、CPU接口代码以及定制硬件驱动代码分开，实现嵌入式软件设计与硬件平台的弱相关，从更高层次验证系统功能。     

继电保护CPU板卡自动测试系统及方法

分析了继电保护CPU板卡硬件功能模块组成,采用模块化和层次化思想,设计了通用性好、实用性强的CPU板卡自动测试系统,详细阐述了自动测试系统的硬件组成.按照CPU板卡硬件功能模块特点,将其分为三大类,并分别阐述了各类功能模块的测试方法和测试流程.结合具体的应用实例,介绍了该自动测试系统的应用现状,在CPU板卡生产测试中取得了良好的使用效果,极大缩短了继电保护CPU板卡生产过程中的测试时间.     

认识计算机的心脏——CPU综述

计算机硬件当中，曝光率最高的设备是什么，是CPU！最能影响计算机发展的硬件是什么？也是CPU！到底这个耳熟能详的名词是什么？CPU是英文“Central Processing Unit”的简称中文称为“中央处理器”。一般也简称为“处理器”CPU是计算机的核心部件，它的重要性好比人的大脑。因为它负责处理、运算计算机内部的所有数据。     

基于FPGA的硬件排序系统设计

针对软件排序速度慢、排序数据量小以及占用CPU资源多等问题,设计了一种基于FPGA的硬件排序系统。排序过程采用DMA工作方式,不占用CPU资源;数据传输采用SISO(串行输入/串行输出)方式,减少FPGA内部布线资源,增强排序系统可靠性。利用Modelsim仿真工具对硬件排序系统进行仿真验证,仿真结果表明,硬件排序系统可以有效提高排序效率以及降低CPU使用率。     

基于FPGA的TOE网卡设计与实现

为进一步减轻CPU的负担,有效增加系统性能,描述一种基于FPGA的TCP减负引擎系统的设计与实现。该TOE网卡将部分TCP协议软件处理下移到FPGA中实现,以硬件的方法实现报文分类和TCP流还原等流量处理功能。实验数据表明,使用TOE网卡可以大幅降低主机的CPU占用率。     

基于网络处理器IXP425的VPN网关系统的设计

VPN网关系统在网络安全中有着非常重要的应用。目前,传统的VPN网关采用X86CPU或者通用型嵌入式CPU作为处理器,在高速网络处理方面存在着不足。文章设计的新型VPN网关系统采用了网络处理器。由于网络处理器是专门针对网络应用进行设计的,其网络处理能力更加卓越,因此该系统的性能优于传统的VPN系统。文章主要介绍了基于IXP425的VPN网关系统的软、硬件设计。实验结果显示了该系统的优越性能。     

基于微程序控制器的在线指令系统的设计

介绍了一种用RAM代替CPU中控制存储器的软件和硬件系统，该系统将微代码从上位机存入RAM，使得指令系统在线修改。详细论述了硬件设计的原理和方法，指出了微程序的控制信号，并用DELPHI开发了上住机的软件，使上位机和硬件系统能联机运行．     

集散系统DCS操作平台的PC化

1PC机软硬件技术及OS发展简述1．1硬件PC机，即个人计算机，或称作个人电脑。它由输入／输出设备、存储器、CPU三大部分组成。由于采用了大规模集成电路制造技术，计算机的硬件价格不断下降，而功能却不断提高。CPU集成度越来越高，半导体存储器取代了磁心存储器，并不断向大容量、高速率发展。CPU是PC硬件最重要的部件，主要功能是控制程序的执行以及完成对数据的处理。从CPU的指令集划分，有CISC复杂指令集计算机和AISC精简指令集计算机，AISC是一种不与CISC兼容的指令系统，它采用简化的指令集，性能高于CISC。目前PC机…     

多功能无功补偿控制仪的系统设计

主要介绍以单片机80C196KC为CPU的多功能无功补偿仪系统的硬件结构。本系统具有无功补偿，计算电度量，通信以及显示等功能。介绍了此系统的设计方法及其工作原理，并详尽阐述了此系统的硬件电路设计。     

低功耗CPU卡智能预付费水表的总体设计

CPU卡以其良好的安全性和规范性被日益广泛的应用于各种嵌人式系统中，本文介绍了用16位超低功耗单片机MSP430F413来开发CPU卡智能水表模块，分析了其硬件及软件的总体设计。     

单片机掉电预警,复位识别监控电路

本监控电路能有效地对掉电作出预警并自动为CPU提供后备供电,以便CPU有充裕时间作掉电前的紧急处理;作为抗干扰的措施,对上电复位、手动复位和看门狗超时复位这三种情况作出识别,根据不同的复位情况作不同的初始化处理。一、硬件设计 1.掉电保护对于一个安全、可靠的系统,当电源故障引起掉电时,要作出预警,保护现场的重要数据,保证在掉电后再上电时恢     

单片机扩展系统的复位方法

利用硬件和软件两种方法,解决单片机扩展系统中CPU与可编程外围芯片之间复位不同步问题.     

基于Dymola的大数据可视化教学辅助系统

大数据可视化教学辅助系统运算较为复杂，导致系统中央处理器（CentralProcessingUnit,CPU）占用率增加，影响系统的稳定运行，因此设计基于Dymola的大数据可视化教学辅助系统。硬件方面，设计MC68HC908GP32芯片和SDIN5C2-8GB存储器。软件方面：建立教学辅助权限控制模块，对不同的权限实体采用不同的权限控制；基于Dymola构建大数据可视化教学辅助模型，简化系统运算程序，从而提高系统的运行稳定性。测试结果表明，该系统的CPU占用率更低，能够保持良好的运行状态。     

RT-LAB中的脉冲信号输入输出处理模块特性

硬件在回路实时仿真是研究复杂机电系统过程中一个重要环节,复杂机电系统中包含了大量的电力电子装置,使得开关信号数量繁多,仿真中用于处理开关脉冲信号的时间开销也随之增加。介绍了RT-LAB实时仿真平台的架构,并着重对其中用于脉冲信号调理模块的特性进行了详细的研究：对不同方式的脉冲信号输入模块特性进行对比,对CPU关于输出模块数据编码的优化方式进行了探究。通过实验验证,给出不同情形下脉冲信号处理模块的选取方式,从而减小系统用于处理脉冲信号的时间开销,保证复杂机电系统硬件在回路仿真的实时性。     

软件看门狗定时器

以80X86为CPU的PC机已广泛应用于工业控制，工业环境中存在着大量的电磁干扰，这些干扰可能引起程序跑飞而死机。为了克复因程序跑飞而死机的故障，一般设置硬件看门狗定时器（WDT）。硬件WDT有不足之处，它的时间常数需要合理选择，太短会使程序不能正常执行，太长则不能使系统及时恢复，另外硬件WDT会妨碍软件的开发调试。为了弥补硬件WDT的不足，设计了软件WDT，它能监视程序是否跑飞，跑飞时能自动复位系统。8O286以上的CPU有一个非法指令码的内中断INT6，当CPU取到一非法指令时，会自动产生INT6。当程序跑飞时，CPU一般…     

基于CPLD的电子秤逻辑接口设计

借助EDA工具软件设计了一个逻辑控制部件,解决了CPU寻址空间不足、接口功能不全等问题。此基于CPLD的可重构硬件数字平台具有可移植性,使CPU对外接器件近似透明,在更换其他类型CPU后,仅做少量软件和硬件修改即可升级成为新系统。     

基于FPGA的高速网络入侵检测系统

处理速度成为制约基于软件的网络入侵检测系统性能的瓶颈。文中提出了用可重配置硬件(FPGA)和商用千兆以太网MAC实现的网络入侵检测系统体系结构。在该体系结构中，网络数据包的特征匹配以及复杂协议分析等高强度的计算均由可重配置硬件电路完成，而使主机CPU更专注于对复杂入侵方式的检测和对入侵行为的实时响应。分析表明，该体系结构能够快速适应入侵特征变化对硬件电路的重配置需求，使网络入侵检测系统可以以线速处理网络数据包。