VerilOg网表转化为Hspice网表的程序设计

在数字电路设计中，采用EDA逻辑综合工具（如Design complile)完成硬件设计流图向门级结构描述的转换。综合出来的Verilog网表将作为版图综合的输入数据。在此之前，需要对门级的Verilog网表进行模拟验证。在门级电路的仿真方面，Hspice一直有着优势。该文编写了一个软件，旨在将门级的Verilog网表转化为相应的Hspice网表，以便于用Starsim来验证电路是否能实现预期的功能。     

基于FPGA的交通灯控制系统的设计与实现

该文基于FPGA芯片EP4CE6E22C8设计了一款交通灯控制系统.首先从设计要求出发,将交通灯控制系统分成多个底层电路模块并用Verilog HDL语言对其进行设计和仿真,然后调用已设计好的各底层电路采用原理图方式进行顶层电路设计,最后将设计好的顶层电路进行管脚锁定并下载到FPGA芯片中进行硬件验证.仿真和硬件验证结...     

基于UVM和C语言验证JTAG调试协议的研究与实现

芯片验证中，JTAG协议功能的好坏决定了芯片流片回来后是否具有可调试状态。多数情况下是编写一段既冗长且不易维护的TestBench代码进行验证；有些情况依赖FPGA原型验证手段去验证JTAG协议，但在该情况下，一些模块需进行FPGA资源替换，无法保证与RTL级网表一致，可能导致流片后回来的芯片JTAG调试不通。针对这些情况，结合UVM方法学的通用性和C语言的便利性，提出一种基于UVM和C语言联合验证JTAG调试协议的实现方法。UVM搭建验证JTAG协议的框架，C语言侧编写测试用例，用例通过调用UVM侧实现的芯片JTAG接口驱动时序的方法来到达实现C语言验证芯片JTAG协议的结果。     

基于VHDL语言的控制器设计与验证

介绍了设计与MCS8051微处理器指令集完全兼容的微处理器芯片的方法和过程。 设计中采用自上而下的结构化设计方法。利用VHDL语言对目标芯片进行描述仿真，逐步细化 ，最后综合成逻辑级的网表。该文中重点介绍了VHDL结构化层次设计、FPGA验证以及在RTL 级利用VHDL语言对控制器单元的设计。     

基于同态映射的从UML导出可综合Verilog算法

UML建模因其可显著提高开发效率和代码质量已经成为软件开发领域的一大热点，而硬件设计的日益复杂性也要求我们在更高层次抽象上分析和验证系统行为，故更精细的系统级建模方法变得日趋重要。本文构建了UML元模型与可综合Verilog间的同态映射，定义了一个从UML模型子集导出可综合Verilog描述的算法，为UML模型对于建模硬件系统提供了形式化的语义，从而使运用UML进行硬件系统级建模和系统级上验证系统性能和功能正确性成为可能。     

红外传感智能交通劝导系统设计

针对行人交通违规而交通劝导员不能全天候现场值守且城市交通管理费用较高的现象,设计了一种智能交通劝导系统。采用光频转换颜色传感器TCS3200设计交通灯状态检测电路;采用红外热释电传感器D205B设计行人状态检测电路;采用语音芯片ISD1700设计语音提示电路。通过交通灯及行人的状态综合判定行人是否违规并进行相应的语音提示。     

嵌入式系统芯片的软硬件协同仿真环境设计

针对嵌入式系统芯片SoC开发验证阶段的需求,介绍了一种通用的SoC软硬件协同仿真平台。软件仿真由C／C＋＋和汇编语言编写,硬件仿真基于VMM验证方法学所搭建,SoC设计代码由RTL代码编写而成。将SoC设计代码中的ARM由DSM模型替代,通过VCS编译器将软硬件协同起来进行信息交互,实现一种速度快、真实性高、调试方便的...     

一种基于业务验证规则的通用单表更新方法的实现

提出了业务验证规则的概念,设计了存储业务验证规则的关系数据库表结构,通过将业务验证规则与业务对象数据处理方法相分离,本文设计并实现了一种通用的单表更新方法,该方法可大大减少系统实现的代码量,使得快速构建数据库应用系统成为可能。     

“申威-1 号”高性能微处理器的功能验证

微处理器设计日趋复杂,如何对微处理器设计进行有效而充分的验证,成为芯片流片成功的关键因素之一.在介绍微处理器功能验证的一般理论和方法的基础上,介绍了“申威-1 号”高性能微处理器的功能验证所采用的验证策略及各种验证方法.RTL(register transfer level)级验证是功能验证的重点,模拟验证是“申威-1 号”RTL 级验证的主要验证手段.详细介绍了如何综合采用多种验证技术来解决RTL 级模拟验证的几个关键问题:高质量测试激励生成、模拟结果正确性的快速判断以及验证覆盖率目标的实现.最后对各种验证方法所取得的验证效果进行了分析.     

OpenEmulator:一种面向TSN芯片验证的联合仿真平台

硬件仿真器是加快时间敏感网络TSN芯片验证的重要手段。由于TSN芯片复杂性远低于SoC芯片，基于CPU的硬件仿真器可满足TSN芯片验证的需求。为满足TSN芯片设计需求，设计实现了一个面向TSN芯片验证的硬件仿真器OpenEmulator。针对TSN系统仿真的特点，提出了一种应用于OpenEmulator的时间同步互锁机制，实现了运行芯片HDL设计代码的硬件仿真域与运行真实TSN软件的物理域之间的精确时间同步。OpenEmulator已经在OpenTSN芯片设计中得到应用，基于普通PC机，可在20 min内仿真包含6个节点的TSN网络初始化和首次时间同步功能，大大提升了TSN芯片仿真验证的效率。目前OpenEmulator已经开源并集成到最新发布的OpenTSN开源项目3.4版本中。     

无线传感器网络SOC芯片的低功耗设计

该文提出了一种无线传感器网络节点的SOC解决方案,介绍SOC设计的要点及VLSI低功耗设计的特点,在此基础上,着重分析了无线传感网络节点的体系结构,并从系统级,结构级,RTL级及物理设计几个方面阐述了无线传感网络节点芯片的低功耗设计。整个设计在FPGA上通过验证,并且完成了芯片的物理设计。     

芯片开发功能验证的形式化方法

在芯片设计领域,采用模型驱动的FPGA设计方法是目前较为安全可靠的一种方法.但是,基于模型驱动的FPGA设计需要证明FPGA设计模型和生成Verilog/VHDL代码的一致性.同时,芯片设计的正确性、可靠性和安全性也至关重要.目前,多采用仿真方法对模型和代码的一致性进行验证,很难保证设计的可靠性和安全性,并存在验证效率低、工作量大等问题.本文提出了一种新型验证设计模型和生成代码一致性的方法.该方法利用MSVL语言进行系统建模,并通过模型提取命题投影时序逻辑公式描述的系统的性质,通过统一模型检测的原理,验证模型是否满足性质的有效性.进而,应用信号灯控制电路系统作为验证实例,对验证方法做了检验和说明.     

LDPC编码的硬件实现及IC研究

本文研究了一种用于近地空间通信的(8176,7154)低密度奇偶校验码.利用Vivado工具完成RTL级代码编写,并在完成FPGA硬件实现的基础上,通过Design Complier工具完成对编码RTL级代码的综合,并通过IC Complier工具完成对LDPC编码的后端IC设计流程,为芯片化进程提供了新的研究方向.     

基于AADL的航天嵌入式软件Ada代码自动生成方法

模型驱动开发方法逐渐应用于航空航天等领域的安全关键软件设计与实现中。体系结构分析设计语言(Architecture Analysis and Design Language, AADL)是一种标准化的嵌入式软件体系结构描述语言,通过建模、验证以及代码自动生成为安全关键软件的设计与实现提供完整支持。然而,工业界实际代码是运行在具有不同特性的目标平台上的,例如不同的软硬件体系结构和编程接口,而现有AADL代码生成研究主要是通过手工将自动生成的代码集成到平台当中,存在工作繁琐且易出错的问题。为此,本文提出一种基于AADL的航天嵌入式软件Ada代码自动生成方法。首先,给出卫星姿轨控系统的AADL建模;其次,给出AADL到平台相关的Ada代码自动转化规则;最后,给出代码生成原型工具,并对卫星姿轨控系统AADL模型所生成的代码进行航天编码规范检查,并运行在相关仿真环境中,验证了本文所提方法的有效性。     

采用MIPS内核的SoC门级时序仿真及功耗估计方法

时序验证是SoC片上系统设计中的关键问题。本文在嵌入MIPS内核的HDTV解码SoC芯片设计过程中,采用MIPS的VMC仿真模型对SoC系统进行了基于门级网表文件的软硬件协同的动态时序仿真。在仿真环境下,通过加载MIPS的Boot Loader程序对芯片的功能和时序进行有效的验证。在此基础上,用门级仿真过程中生成的VCD(Value Change Dump)文件对完成物理设计的SoC芯片的功耗进行了有效的估计和分析。     

Cadence公司与HLDS公司合并──建立创新的深亚微米解决方案

近日，CadenceDesignSystems公司宣布了一个重要决定，她与HighLeVelDesgnSystems（HDLS）公司合并，合并后的公司可以为工业界提供第一个创新的0．35微米芯片的综合设计方法。这个合并使HDLS公司先进的IC设计布局规划技术和具有Cadence时序驱动设计流程的高级布局规划技术密切配合，以满足今天复杂的深亚微米（DSM订】阵列和基于单元的IC设计。合并后的公司将提供一个从RTL到芯片的集成的DSM设计方法和业界认可的设计过程，使用户可成功地设计、验证并将复杂的功能块集成到系统级芯片中。Cadence和HLDS的合并实现了Cadence…     

软件工厂模式的软件产品快速构建技术

在研究了现代信息系统软件架构模式的基础上,提出了软件工厂模式的项目软件快速开发和构建技术.设计了一个自动模型开发和代码自动生成方法,通过CodeSmith代码模板可以将数据模型转化成为平台无关的可执行程序,并在此基础上研究了基于逆向工程的项目文档自动生成技术.通过在实际项目中的验证,使软件产品的开发时间缩短到1/10,设计文档编写的时间缩短到1/17,并且代码质量极大提高,应用开发和维护成本大大降低.     

AISCE：一个超大规模集成电路结构级版图自动综合系统

本文从设计思想和实现路线两方面介绍了一个超大规模集成电路的自动化设计系统－ＡＩＳＣＥ系统。这是一个结构级版图自动综合系统，针对不同的设计，可以采用结构级硬件描述语言对电路进行描述，并通过优化和综合自动产生最终版图；也可以通过逻辑图编辑器对电路进行交互式编辑或通过输入电路网表对电路进行版图综合产生最终版图，对系统实际使用的验证表明，该系统具有较高的执行效率和广泛的应用前景。     

微处理器功能验证的模拟加速方法

复杂微处理器的功能验证是当前主要的设计瓶颈．为提高验证效率,提出了自验证和混合模型模拟两种模拟加速方法．前者通过实现验证流程的自动化来提高验证效率,其有效性正比于激励空间的规模,反比于单个向量的平均模拟时间;后者则通过模拟不同抽象层次子模块模型组成的系统,将全芯片网表的验证时间从子模块数的指数关系降低到线性关系．该方法的有效性和可行性在32位处理器的设计实践中得到了验证．