基于龙芯一号IP核的EJTAG调试

在嵌入式系统中,片上调试是一种非常重要及有效的调试手段,而EJTAG就是其中一个重要的分支。本文从处理器的体系结构上讨论了EJTAG的设计、组成及工作原理,并针对龙芯一号处理器IP核,给出了GS32S处理器EJTAG调试的实现方法。经过项目的实际验证,在该方法的基础上实现的仿真器产品,不仅满足龙芯一号处理器的调试要求,而且满足标准的MIPS处理器的调试要求,扩展了MIPS仿真器产品的使用范围。     

32位RISC微处理器Load/Store部件的设计

简要介绍了一个32位RISC微处理器芯片ARS03的体系结构,阐述了处理器内部各个模块的功能。着重讨论了其中的Load/Store部件的设计,以及对关键路径的优化措施。Verilog仿真、综合和静态时序分析的的结果表明设计达到了预定要求。目前ARS03微处理器已经进入后端流程,不久就将使用0.25微米的工艺进行流片。     

基于ARM与Linux的嵌入式系统平台的设计

介绍了S3C2410A处理器的特点及Linux的体系结构,构建了一个以S3C2410A处理器为核心的通用嵌入式系统平台,完成了Linux实时操作系统在S3C2410A上的移植。该平台的设计具有普遍性,适合一般的嵌入式系统设计,适用于开发便携式PDA、移动通信、路由器、工业控制系列电子产品。     

基于B/S的智能防盗门禁系统的设计

本文设计并实现了一种基于B/S软件架构和Linux开发环境的智能防盗门禁系统,该系统以AR9331处理器作为主控制器,实时采集 USB摄像头、红外传感器,以及压力传感器的数据,然后由 WEB终端或安卓 APP 终端通过 GPRS或 Internet实时获取该数据并达到监控目的。设计及实现结果表明,本系统不仅能通过多方位传感器达到实时语音提示和自动报警的功能,而且实现了手机 APP与 WEB共同控制,提高了安全性和实用性。     

SIMD指令集设计空间的形式化描述

SIMD (Single-Instruction-Multiple-Data)并行体系结构在现代处理器体系结构中扮演非常重要的角色.SI MD指令集已经成为处理器指令集中重要的子集.SIMD结构和指令集实现了短向量并行处理能力,SIMD指令集实现了对多种数据类型、多种操作模式的支持.采用形式化的方法,描述SIMD指令集的设计空间,从多个正交的维度刻画SIMD指令集的设计,基于此详细讨论了SIMD指令集的设计问题.该形式化方法有益于对SIMD指令集体系结构的分析和设计.     

基于遗传算法的网络处理器异构资源映射方法研究

随着深亚微米工艺的迅速发展,现代网络处理器芯片广泛采用MPSoC(Multi-Processor System on Chip)体系结构实现,继而需要一种新的设计方法指导网络处理器体系结构设计.本文研究了网络处理器的设计方法,提出了一种基于遗传算法的网络应用到网络处理器异构硬件资源映射方法.该方法首先对网络处理器设计的问题空间进行分析,采用加权数据流进程网络描述网络应用,并参数化各种硬件资源,最后构建遗传算法来完成网络应用到异构硬件资源的映射,形成网络处理器体系结构设计方案.     

处理器微体系结构安全研究综述

在CPU指令流水线中,为了提高计算机系统的执行效率而加入的Cache、TLB等缓存结构是不同进程共享的,因此这些缓存以及相关执行单元在不同进程之间的共享在一定程度上打破了计算机系统中基于内存隔离实现的安全边界,进而打破了计算机系统的机密性和完整性。Spectre和Meltdown等漏洞的披露,进一步说明了处理器微体系结构所采用的乱序执行、分支预测和推测执行等性能优化设计存在着严重的安全缺陷,其潜在威胁将涉及到整个计算机行业的生态环境。然而,对于微体系结构的安全分析,到目前为止尚未形成较为成熟的研究框架。虽然当前针对操作系统内核及上层应用程序的漏洞检测和安全防护方面已经有较为成熟的方法和工具,但这些方法和工具并不能直接应用于对微体系结构漏洞的安全检测之中。一旦微体系结构中出现了漏洞将导致其危害更加广泛并且难以修复。此外,由于各个处理器厂商并没有公布微体系结构的实现细节,对于微体系结构安全研究人员来说,微体系结构仍然处于黑盒状态,并且缺少进行辅助分析的工具。这也使得微体系结构的安全分析变得十分困难。因此本文从当前处理器微体系结构设计中存在的安全威胁入手,分析了其在设计上导致漏洞产生的主要原因,对现有处理器微体系结构的7种主流攻击方法进行了分类描述和总结,分析对比现有的10种软硬件防护措施所采用的保护方法及实用效果,并从微体系结构漏洞研究方法、漏洞防护及安全设计等方面,进一步探讨了处理器微体系结构安全的研究方向和发展趋势。     

处理器芯片敏捷设计方法:问题与挑战

现有处理器芯片设计主要使用性能导向的设计方法,基于多步骤反复迭代的EDA技术进行性能-面积-功耗综合优化,导致极高的研发成本、周期及技术门槛.借鉴面向对象软件设计思想,以敏捷度(开发周期、开发成本和复杂度)为新的导向指标,在兼顾性能和可靠性的前提下,提出以面向对象体系结构(object-oriented architecture,OOA)设计范式为基础的处理器敏捷设计方法.OOA设计方法旨在通过设计范式、语言与EDA工具,实现通用处理器CPU和专用处理器XPU体系结构细粒度对象的易分解、易组合和易扩展.详细梳理了 OOA各技术领域的研究现状,并深入探讨了现有处理器设计方法向OOA设计目标转化存在的诸多挑战.     

Linux下Wi-Fi驱动程序的设计与实现

针对目前流行的Wi-Fi无线通信模块在嵌入式系统开发中的应用要求,设计开发了Linux下基于ARM9处理器S3C2440的Marvell 88W8686 Wi-Fi驱动程序.结合S3C2440与88W8686的硬件连接以及Wi-Fi驱动程序体系结构,给出了网络设备初始化和数据传递、转发的实现过程.实验结果表明,该Wi-Fi驱动程序能够实现预期目标,并已成功应用于系统开发.     

多核处理器体系结构软件仿真技术：研究综述

由于单核处理器的处理能力已经接近极限，很难再有提高，人们将目光投向了多核处理器体系结构。在处理器体系结构的设计中，体系结构软件仿真技术是最重要的一个方面。本文首先介绍处理器体系结构仿真技术的概念、分类、目的和意义，然后讨论多核处理器体系结构仿真技术的现状和面临的问题；分析了多核处理器软件仿真技术的复杂性；比较和分析了当前主流技术的优缺点。由于多核处理器体系结构的研究处于初期阶段，因此多核处理器体系结构仿真领域面临着诸多挑战和机遇。本文最后指出了多核处理器体系结构软件仿真技术今后的研究方向。     

一种基于快速比较的分支处理技术

首先分析了分支指令对系统性能的影响,重点描述了超标量流水线微处理器IP核BSR03(Breeze Superscalar RISC 03)中的新型分支处理方法-快速比较的分支处理技术.在快速比较的分支处理技术中把分支的处理融入到译码分派部分,以空间换取时间,使分支的处理得到提前,从而提高系统的性能.     

基于VxWorks的嵌入式SOC的设计与实现*

提出了一种以自主研发的32位RISC结构高性能嵌入式微处理器"龙腾"R2为核心,包括存储控制单元、中断控制器、微处理器接口单元、中央控制单元、配置寄存器单元等的嵌入式SOC微处理器的设计方法,成功实现了VxWorks操作系统的移植.     

龙芯1号处理器结构级功耗评估有效性分析

结合龙芯1号处理器实际设计过程,介绍了处理器功耗评估的方法和功耗模型,分别对结构级、电路级功耗评估和实际芯片3种情况进行测试程序仿真.经过量化分析和比较表明:结构级功耗评估具有仿真速度快、评估结果误差和测试程序相关,并且同一测试程序误差能够追随电路级功耗评估等特点,说明了龙芯1号处理器进行结构级功耗评估的有效性.采用该方法可显著提高低功耗处理器结构的设计效率.     

共享多端口数据Cache结构：SMPDCA

随着半导体工艺技术的飞速发展,单芯片多处理器（Single-Chip Multiprocessor,SCMP)结构将是一条提高处理器性能的有效途径。该文在分析SCMP结构的特点的基础上,提出了SCMP的一种结构实现：共享多端口数据Cache结构（Shared Multi-Ported Data Cache Architecture,SMPDCA).SMPDCA结构具有三个突出的优点：最小的通信延迟、没有Cache一致性维护开销和数据Cache命中率提高。模拟结果表明,与数据Cache私有的结构相比,SMPDCA结构的煅出优点使得应用程序的性能得到了明显的提高,特别是对于改善处理器之间的通信与交互比较多的应用程序的性能具有最为明显的效果。     

高性能RISC微处理器硬件仿真器设计

在微处理器设计中，为了系统级软硬件协同仿真，在后端设计前必须采用硬件仿真器对设计进行系统验证．为此，采用FPGA设计32位RISC流水线结构微处理器的硬件仿真器．此设计主要包括以下特点：采用内存管理单元(MMU)可以实现虚拟地址管理；包括片上Cache，其中包括指令Cache(I-Cache)和数据Cache(D-Cache)；采用标准SYSAD接口设计；包括片上乘除处理单元(MDU)；实现精确异常处理．设计采用XILINX公司的xc2v2000实现，其工作频率为30MHz．     

流量仪表中SoC架构及数字模块设计

介绍流量仪表中无磁计量片上系统(SoC)的架构设计,用于各类旋转运动检测。给出微处理器与外部其他设备的连接及数字模块的实现方法。系统设计中应用寄存器统一编址技术,使微处理器内核可以直接控制其他外设。采用标准0.35 μm CMOS工艺进行后端设计并流片。测试结果表明,该SoC芯片数字模块工作正常。     

基于FPGA的32位整数微处理器的设计与实现

CPU“软核”可以根据实际应用需要进行剪裁，因而CPU软核设计是soC设计实现的重要部分．在FPGA内部设计和调试完全嵌入式的整数微处理器软核，不仅涉及到通常CPU必需的算术逻辑累加器、寄存器堆、指令缓冲、跳转计数、指令集及指令编译等方面的设计实现，还要针对FPGA内部的结构特点对设计进行分析优化，例如流水线结构的选择、关键路径延迟的折衷平衡以及整体调试等．在Virtex1000FG680-4FPGA上设计实现的32位RISC整数微处理器，运行时钟频率可达30MHz，实现150条指令，占用FPGA逻辑资源7％．     

多核、多线程处理器的低功耗设计技术研究

随着微处理器设计技术和半导体制造工艺的进步，芯片的规模和复杂度急剧增大，超高的功耗密度对系统稳定性造成很大影响，功耗壁垒已经成为提升微处理器性能的最大障碍。本文介绍了低功耗设计的基本原理、研究内容、设计方法，分析了CMP和SMT体系结构的功耗需求和特性，讨论了不同的功耗优化策略在两种体系结构下的适用程度以及对性能造成的影响。针对多核、多线程体系结构，着重从系统级、结构级和电路级等不同抽象层次对典型的功耗优化技术做了讨论。最后，展望了未来微处理器低功耗设计技术的发展趋势。     

“LongtiumC2”微处理器流水线设计

介绍一款32位CISC结构微处理器“LongtiumC2”的流水线设计。针对CISC结构微处理器流水线设计的难点,采用微指令流水执行等技术,设计了“LongtiumC2”的7级流水线结构,以及与流水线相关的处理机制和精确中断的实现机制,实现了一个具有较高性能的CISC微处理器的流水线。仿真和综合结果表明,该流水线设计能够满足“LongtiumC2”微处理器的功能和性能要求。