基于双DSP和双FPGA的高速图像处理系统设计

针对双目机器视觉的图像处理速度问题,从处理器、处理器连接网络和存储器3个方面分析并行处理优化的设计要点,设计一种基于serial RapidIO连接的双6核DSP+双FPGA的高速图像处理系统,通过合理分解算法,在FPGA内部、DSP内部多核心之间以及FPGA和DSP之间实现流水线处理架构。     

基于多C6455电视图像处理平台

设计了一种多DSP电视图像处理系统,该系统利用SRIO作为系统内部互联总线,以TI TMS320C6455为核心处理器。满足了电视图像处理实时性的要求。FPGA实现低层处理算法,DSP实现高层处理算法,实验结果证明该设计具有可行性。     

基于DSP/FPGA的嵌入式实时目标跟踪系统

提出了一套基于DSP／FPGA的协处理器结构用以实现实时目标跟踪的嵌入式视觉系统。系统由DSP作为主处理器进行全局控制，利用具有流水线并行处理结构的FPGA作为协处理器实时完成DSP分配的处理任务。系统由FPGA快速完成最初的运动估计的结果，DSP在此基础上进一步分析和校正，并将校正信息反馈给FPGA，实现快速而准确的跟踪。     

用DSP实现合成孔径雷达图像自聚焦算法的研究

研究SAR图像PGA自聚焦算法在DSP中实现的具体流程和算法结构,文中给了算法的具体实现方法.对DSP的任务进行了划分,论证了DSP实现中运算量,实时性等重要因素.给出了实际设计DSP选型的建议.通过分析指出用DSP实现SAR图像的自聚焦算法是完全可行的.本文对高分辨率SAR处理机的设计有一定参考价值.     

CAN总线在石油仪器组合导航系统中的应用

基于DSP + FPGA结构的石油仪器组合导航系统中CAN总线系统设计,为了使数据能够在整个CAN总线网络协调、有效、快速、稳定的传输,提出了一种使用FPGA作为CAN总线节点结构中的核心处理器的设计方法;CAN控制器采用具有SPI接口的MCP2515,利用FPGA实现MCP2515的初始化、数据的发送和接收,实现了DSP处理器的CAN总线扩展应用;该方法由于把CAN节点控制的大量的工作交给FPGA实现,DSP只需要对FPGA中CAN数据接收FIFO和CAN数据发送FIFO进行读写操作,即可完成CAN总线的数据读写操作,大大减轻了DSP的数据处理压力;试验测试及产品应用表明,该设计有效、稳定可靠、可扩展性好,易于修改和移植,具有较强的工程实用价值。     

一种基于FPGA和DSP的高性能PCI数据采集处理卡设计

本文介绍一种基于FPGA和DSP的高性能PCI数据采集处理卡的电路原理设计和PCI接口软件设计。该数据采集处理卡主要采用TI公司的TMS320C6416数字信号处理器和XILINX公司VIRTEX2系列的XC2V1000FPGA芯片,可以灵活的在FPGA和DSP中实现各种信号处理算法程序,从而满足四路模拟信号高速采集和实时处理需求。     

基于FPGA+DSP的实时图像处理系统设计与实现

针对图像处理系统计算量大、实时性高和体积小的要求,研制了一种以DSP为主处理器FPGA为辅处理器的高性能实时图像处理系统.利用这两种芯片的各自特点,将算法分成两部分分别交由FPGA和DSP处理,大大提高了算法的效率.系统具有结构简单易于实现和运用方便灵活的特点,加载上相应的程序之后能实现对所获取的图像跟踪、识别和匹配等处理方法.详细说明了系统的设计思路和硬件结构,并在硬件系统上进行了算法仿真及实验验证.实验结果表明:该系统实时性高,适应性好,能够满足设计要求.     

基于TS201的外辐射源雷达信号处理系统

针对基于电视伴音信号外辐射源雷达大数据量、高实时性、大动态范围的要求,本文设计了一种基于TS201DSP处理器的信号处理机,以作为该体制雷达的工程应用平台。该处理机通过DSP处理器级联的方式将算法分布于多级处理器,对雷达接收信号进行流水处理;在运算量大的处理环节,采用多片并行处理的方式提升运算能力和数据刷新率。系统设计中还规划了存储器和总线资源的分配,避免在数据传输和处理环节发生资源竞争。除利用多片处理器协同工作外,还在软件上对运算量大的核心算法针对处理器架构进行了优化,提升整体运算效率。经过外场试验,验证了本雷达信号处理平台性能良好,符合设计预期。     

双数字信号处理器光电跟踪伺服控制系统的设计

为解决光电跟踪伺服系统中的计算资源不足的问题.分析了光电跟踪伺服系统跟踪回路的结构,设计了基于双数字信号处理器的数字伺服控制硬件平台,以完成光电跟踪系统的通信、扰动隔离以及目标跟踪等功能,介绍了其硬件与软件实现方法;对各DSP任务进行了合理规划,以McBsP接口作为双DSP的数据交换接口,保证了通讯的实时性.以方位轴跟踪回路为例,构建了脱靶量预测滤波算法,实现了等效复合控制.     

基于DSP的光电编码器角度测量

用数字信号处理器（DSP）和现场可编程逻辑门阵列（FPGA）,设计光电编码器解码电路,实现增量式光电编码器信号的细分、辨向、角位移测量和方便的数据输出接口。通过仿真和工程实践证明,该设计具有可靠性高,电路简单,测量数据实时性好,精度高等优点。     

基于DSP+FPGA的实时信号采集系统设计与实现

为了提高对实时信号采集的准确性和无偏性,提出一种基于DSP+FPGA的实时信号采集系统设计方案。系统采用4个换能器基阵并联组成信号采集阵列单元,对采集的原始信号通过模拟信号预处理机进行放大滤波处理,采用TMS32010DSP芯片作为信号处理器核心芯片实现实时信号采集和处理,包括信号频谱分析和目标信息模拟,由DSP控制D/A转换器进行数/模转换,通过FPGA实现数据存储,在PC机上实时显示采样数据和DSP处理结果;通过仿真实验进行性能测试,结果表明,该信号采集系统能有效实现实时信号采集和处理,抗干扰能力较强。     

基于FPGA的航空发动机电子控制器设计技术研究

基于FPGA的并行运行、可重配置以及采用软/硬件协同设计的技术特点,提出了一种基于FPGA的片内分布式航空发动机电子控制器设计方法。重点研究了FPGA内嵌处理器选型、硬件协处理器及同步数据总线设计等3个关键技术问题。在此基础上,基于Altera FPGAEP2C35设计了控制器原理样机,并进行了硬件性能测试,结果表明该控制器设计方法在当前的技术条件下具有实施的可行性。所提出的发动机电子控制器设计方法有利于克服当前集中式电子控制器设计时存在的软件高度定制、可重用性差、并行实时任务开发难度大、开发效率低等缺     

基于FPGA的嵌入式多核处理器及SUSAN算法并行化

给出了四核心嵌入式并行处理器FPEP的结构设计并建立了FPGA验证平台.为了对多核处理器平台性能进行评测,提出了基于OpenMP的3种可行的图像处理领域的经典算法SUSAN算法的并行化方法:直接并行化SUSAN、图像分块处理和多图像并行处理,并对这3种并行算法在Intel四核心平台和FPEP的FPGA验证平台上进行性能测试.实验表明,3种并行算法在两种四核心平台下均可获得接近3.0的加速比,多图像并行处理在FPEP的FPGA验证平台可以获得接近4.0的加速比.     

水下三维场景实时成像系统

针对目前水下三维声纳实时成像系统前端信号通道多、波束形成计算量大的问题,提出一种基于现场可编程门阵列（FPGA）的水下三维场景实时成像系统。采用FPGA阵列控制多路信号同步采样,优化波束形成算法对海量数据进行并行处理,同时利用嵌入式处理器PowerPC控制系统,最终由主控PC完成三维图像实时显示。实验结果表明,该系统能够在水下200m的范围内实现分辨率为2cm的三维成像,三维图像刷新率可达20帧／秒。     

Scalability and Parallel Execution of Warp Processing: Dynamic Hardware/Software Partitioning

Warp processors are a novel architecture capable of autonomously optimizing an executing application by dynamically re-implementing critical kernels within the software as custom hardware circuits in an on-chip FPGA. Previous research on warp processing focused on low-power embedded systems, incorporating a low-end ARM processor as the main software execution resource. We provide a thorough analysis of the scalability of warp processing by evaluating several possible warp processor implementations, from low-power to high-performance, and by evaluating the potential for parallel execution of the partitioned software and hardware. We further demonstrate that even considering a high-performance 1 GHz embedded processor, warp processing provides the equivalent performance of a 2.4 GHz processor. By further enabling parallel execution between the processes and FPGA, the parallel warp processor execution provides the equivalent performance of a 3.2 GHz processor.     

实时工业以太网无线通信节点的设计与实现

实时控制网络是新型网络化、智能化工业装备的重要支撑技术。在研究POWERLINK实时工业以太网协议的基础上,以FPGA为核心,设计和实现了一个实时无线通信嵌入式硬件节点。其中,以FPGA作为实时网络协议栈处理单元,采用并行接口与主控单元实现高速数据交互,并基于典型射频模块实现无线数据传输接口,可支持高速无线数据传输。通过所集成POWERLINK IP核的实时链路层管理机制,实现了工业网络中多节点间数据的无线实时传输。     

移频键控信号测量系统设计

为了提高铁路机车中移频键控信号的测量精度,给出了一种利用FPGA和ARM处理器测量频率的方法。该方法在FPGA中利用量化时钟实时测量一组FSK信号周期长度,并将测量数据存储在FPGA内部设计的双口RAM中。FPGA通过设计的串口模块将测量数据送给ARM处理器,ARM处理器对产生测量误差的主要原因进行分析,并对上、下边频切换时产生的畸变数据进行处理,给出了时间间隔测量误差的分析和补偿方法。实验表明,该系统具有较好的抗扰动能力,能够满足一般工业现场测试速率和精度的要求。     

基于FPGA的小型机器人无线通信系统

针对单处理器系统控制的无线通信系统在小型足球机器人比赛中存在丢包现象和实时性差等弊端,提出一种FPGA并行控制无线模块的解决方案,实现全双工通信。包括数据的无线发射、接收以及分包处理等模块,采用有限状态机设计发射、接收部分时序,结果证明该方案实现灵活、稳定性高、实时性好。     

基于音频编解码器TLV320AIC23与FPGA/CPLD的数字化语音处理系统

提供了基于FPGA/CPLD的数字化音频处理系统的典型解决方案。该方案由语音芯片(TLV320AIC23)和处理器(FPGA/CPLD)两部分组成。语音芯片完成模拟语音信号与数字信号之间的相互转换,包括ADC和DAC;处理器则完成对经模数转换后的语音信号在数字域处理的过程。该方案可以充分发挥FPGA/CPLD所具有的灵活性好、实时性能高及并行处理能力强的特点。     

一种实时倾斜跟踪处理机设计

针对自适应光学系统中的倾斜跟踪回路,设计了以TMS320C6701数字信号处理器和XC2V1500现场可编程门阵列为核心处理器、基于PCI 总线的新型实时倾斜跟踪处理机平台。阐述了该平台的基本组成,根据点目标介绍了质心跟踪算法的软件实现。实验结果表明,该平台能满足倾斜跟踪回路的实时性要求。