基于Linux的FPGA+ARM高速数据采集系统设计

对于高速A/D的采集,采用I/O读取方式, ARM9最大能够采集500KSPS的A/D,因此ARM不能实现对更高速度数据读取;为达到更高速,提出了FPGA+ARM的双核架构的高速数据采集的方法,FPGA能够采集2MSPS的A/D,并采用ARM的DMA完成与FPGA的FIFO通信,以及使用Linux的内存映射技术来提高应用层与内核层数据传输效率,完成数据采集。该系统设计了FPGA+ARM接口电路,开发了Linux下的DMA驱动程序。经试验测试,系统具有高速采集的性能。     

γ射线工业CT数据采集传输系统

针对多通道γ射线工业计算机断层扫描(CT)的高速数据采集和远距离传输需求,应用点对点传输,设计了基于数据报协议(UDP)的现场可编程门阵列(FPGA)数据采集传输系统.系统增加FPGA计数单元,可扩展更多通道进行数据采集.主控以FPGA作为核心,将UDP用Verilog编程的方式在FPGA中实现,控制以太网接口芯片将数据传至上位机,上位机界面与底层传输电路的相互通信利用VC++6.0编程实现.实验结果表明:在100 Mb/s全双工模式下进行网络测试,其网络利用率稳定在93%,传输速度为93 Mb/s(即11.625 MB/s);上位机能正确地接收到底层电路所发送的数据;能够满足γ射线工业CT高速数据采集系统在速度和距离上的传输要求.     

基于FPGA的高速冗余I/O总线设计与实现

为了实现控制器与I/O模块之间的数据实时、可靠传输,设计并实现了一种基于现场可编程门阵列(FPGA)的控制系统高速冗余输入/输出(I/O)总线。其物理层采用多点低压差分信号标准。因此,该总线具有高实时性、高吞吐率和易扩展等特点。控制器通过A/B总线交替实现与I/O模块的通信,实时监测链路状态并采集I/O模块数据。利用非实时时隙,可以实现I/O模块对时、内存监视等非实时报文的控制。控制器ARM芯片运行QNX实时操作系统,通过直接内存存取(DMA)把需要与I/O通信的报文传输给FPGA。FPGA接收到报文后进行解析,并在报文末尾自动填入循环冗余校验(CRC)码和帧尾标志。FPGA接收到I/O模块反馈的数据后进行循环冗余校验:校验通过则填入对应模块接收缓冲区;校验错误则在相应I/O模块的寄存器填入循环冗余校验错误标志,以减轻ARM芯片的负载。该基于FPGA的高速冗余I/O通信总线,在实际应用中取得了很好的使用效果。     

基于USB的多路数据采集器

提出了一种基于USB的多路数据采集系统的设计方法。该系统利用ARM＋FPGA＋AD7656的系统组合实现16路通道信号同步采样,其中FPGA完成对A／D转换的逻辑控制,使用ARM7处理器对A／D转换数据进行处理,再通过USB接口与计算机进行数据通信。测试结果表明,基于FPGA与ARM的多通道数据采集系统结构简单盛制方便...     

基于FPGA的低成本长距离高速传输系统的设计与实现

借助Altera CycloneⅢFPGA的LVDS I/O通道产生LVDS信号,稳定地完成了数据的高速、远距离传输。系统所需的8B/10B编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA内利用VHDL语言设计实现,大大降低了系统互联的复杂度和成本,提高了系统集成度和稳定性。     

基于MLVDS和USB3.0的多节点数据传输系统设计与实现

针对数据采集系统中上位机无法与多节点采集设备高速通信的问题,设计了一种基于MLVDS接口和USB3. 0接口的数据传输系统。该传输系统采用CYUSB3014接口芯片实现计算机与FPGA的高速数据传输,采用ADN4693E接口芯片完成多节点数据传输,以FPGA作为核心控制器,并基于MLVDS自定义协议解析多节点通信逻辑,实现MLVDS接口与USB3.0接口之间的数据交互。测试结果表明,该系统数据转换结果准确、可靠,实现了上位机与多节点数据采集设备间的高速通信。     

基于FPGA的高速数据采集系统的设计与实现

为了解决高速数据采集过程中的数据量大、实时性、传输速率等问题,提出了一种基于FPGA的高速数据采集系统的实现方案.该方案以FPGA作为主控芯片,实现模拟信号通道的可控、A/D转换控制、DDRⅡ SDRAM数据缓存、PCI总线数据的传输四个主要功能,系统采用Verilog HDL语言,通过Quartus Ⅱ6.0软件编程来实现IP核的控制,从而实现多个ADC08B200芯片进行数据采集,通过DDRⅡ SDRAM进行数据缓存,将数据通过PCI总线传输到PC机.系统经过PC机的测试软件,能够很好地完成高速数据采集系统的任务要求.     

基于Rocket I/O模块的高速I/O设计

介绍了采用Virtex-ⅡPRO系列FPGA设计的应用于下一代无线通信系统中的高速I/O。由于充分利用芯片中集成的RocketI/O模块,并采用差分输入参考时钟、8B/10B编码、预加重处理、通道绑定技术等,实现了四个绑定通道的高速互连(2.5Gbaud)。设计结果表明,采用RocketI/O模块进行高速I/O设计,可极大简化片上逻辑电路和片外PCB版图设计。     

基于△-∑技术和FPGA的数据采集系统

为了改善传统数据采集系统运算能力差、分辨率低、可靠性低等缺点,结合△-∑技术和FPGA,设计了一种多通道、高分辨率、宽动态范围的新型数据采集系统.提出了一种由△-∑A/D转换芯片、高性能FPGA和DSP组成的数据采集系统方案及其硬件电路实现方法.系统利用A/D器件对信号进行滤波、放大、差分转换和模数转换,利用FPGA设计内部模块和时钟信号进行电路控制及实现数据缓存、数据传递等功能,由高速DSP芯片核心控制,对采样数据进行实时处理.系统能实现24位高分辨率、宽动态范围的信号数据采集与高速实时处理,可用于电压、电流、温度等参量的采集系统中.     

基于Δ-Σ技术和FPGA的数据采集系统

为了改善传统数据采集系统运算能力差、分辨率低、可靠性低等缺点,结合Δ-Σ技术和FPGA,设计了一种多通道、高分辨率、宽动态范围的新型数据采集系统。提出了一种由Δ-ΣA/D转换芯片、高性能FPGA和DSP组成的数据采集系统方案及其硬件电路实现方法。系统利用A/D器件对信号进行滤波、放大、差分转换和模数转换,利用FPGA设计内部模块和时钟信号进行电路控制及实现数据缓存、数据传递等功能,由高速DSP芯片核心控制,对采样数据进行实时处理。系统能实现24位高分辨率、宽动态范围的信号数据采集与高速实时处理,可用于电压、电流、温度等参量的采集系统中。