Parks-Mclellan最优FIR数字滤波器FPGA实现

文中介绍利用现场可编程逻辑器件(FPGA)实现Parks-Mclellan最优FIR数字滤波器的方案.本方案采用Parks-Mclellan算法,利用MATLAB作为辅助设计工具,以MAXPLUS2为FPGA设计工具,用VHDL硬件描述语言对一给定指标的低通FIR数字滤波器进行了设计和实现,经MATLAB及MAXPLUS2测试仿真,验证了该设计方案可行.     

基于DSP的在线FIR数字滤波器设计及实现

在线数字滤波器就是采集模拟信号进行数字化后,送人DSP进行滤波处理,再实时输出滤波后的模拟信号的一个系统。从滤波器的技术指标出发,运用MATLAB软件设计FIR滤波器的参数,使用汇编语言编写DSP处理器的FIR数字滤波器程序和AD／DA转换器接口程序,实现了一个在线FIR数字滤波器。通过了软件仿真和硬件在线调试,给出了实验波形。     

基于MATLAB的FIR数字滤波器的方法设计

数字滤波器是一种具有选择并区分不同频率功能的电路,是在时域内过滤离散信号的数字系统。采用的是窗函数法。研究的重点目的是依据FIR滤波器的特性,分析了FIR滤波器的窗函数设计方法的介绍和选择使用,并利用MATLAB信号处理工具箱来实现验证FIRDF程序的设计。给出了详细的设计理论和具体步骤,并将设计的滤波器应用到一个混和正弦波信号,以验证滤波器的性能,实验证明该滤波器达到了预期的滤波功能。     

基于DSP的数字滤波器制作与实现

为了实现DSP技术与滤波器技术实验教学的有机结合,以一块万能板为底板,把以TMS320VC5416为核心的CPU数据处理电路、以TLV320AIC23为核心的CODEC语音采集与编解码电路、电源电路以及其他接口等电路优化组合,制作了数字滤波器实物,并通过CCS设计平台,编写了经典FIR滤波器程序,进行软硬件调试,完成了基于DSP的数字滤波器实验模块实物的设计、制作、安装、调试和实验过程。     

FIR数字滤波器的MATLAB设计与DSP实现

针对有限长冲激响应(FIR)数字滤波器的原理,讨论了窗函数法设计线性相位FIR数字滤波器的基本思路,介绍了用MATLAB工具来设计数字滤波器的方法及在定点DSP上的实现。通过CCS5000开发工具和在TMS320VC5416评估板上运行,实现了达到目标要求的滤波器。     

线性相位数字滤波器的设计与实现

FIR属于经典滤波器的一种.本文介绍了用窗函数法设计数字滤波器的原理,详细叙述了如何用TiherSHARC系列的TS101处理器实现FIR实时数字滤波器的方法,并给出程序流程.     

基于MATLAB/SimulinkFIR数字滤波器设计的不同实现方法研究

针对不同层次的学生和研究人员,介绍了MATLAB脚本程序法、FDATool设计法和Simulink设计法等3种FIR数字滤波器的设计方法,并附带一定的窗函数理论知识及具体设计步骤,而且这3种方法都能够根据要求实现设计目标.通过对比3种设计实现方法,广大设计人员可以根据自己的实际情况快速准确的实现FIR数字滤波器的设计,不仅加深了FIR滤波器的理论知识,而且也提高了学习研究效率.     

基于Matlab/Simulink的FIR数字滤波器的设计与实现

提出了一种采用Matlab/Simulink新技术实现数字滤波器的设计方案.介绍了现代一种新的DSP设计工具DSP Builder及其应用.给出了基于FPGA的FIR数字滤波器的实现流程,并以一个16阶的低通FIR数字滤波器为例,采用DSP Builder建立了实现模型.最后,给出了仿真波形.     

基于FPGA的分布式算法FIR滤波器设计

FIR滤波器具有许多优点,是数字信号处理系统中基本的元件。本文比较了目前FIR滤波器硬件实现的几种方法,详细研究了基于FPGA、采用分布式算法实现FIR滤波器的原理和方法,设计了一个32阶线性相位FIR滤波器,并用VHDL语言对其进行了描述。此滤波器采用串行加法器将数据进行预相加,从而将滤波器的规模减半。其主要部分——乘累加单元,采用LUT查找表结构,将乘法运算转换为查表操作,提升处理速度。最后进行了硬件仿真,结果证明,这一方法是可行且高效的。     

基于TMS320C55x芯片的DSP的FIR滤波器的设计

本文简述了FIR数字滤波器的各种特点,和在DSP上实现的原理。基于TMS320C55x芯片的数字信号处理功能,通过MATLAB设计的FIR滤波器系数和阶数,设计FIR的各种性能、运用MAC指令、循环缓冲寄存器、块循环寄存器对一个混合信号进行带通滤波处理。实验结果表明,所仿真的FIR滤波器能实现滤波功能。     

基于混沌多目标粒子群算法的测点优选方法

模拟电路的测点优选问题旨在寻找总测试代价最低、测试性能最好的测点集合。之前的研究通常把最高测试性能作为约束条件,以单目标优化思想搜索代价最小的测点集合。而实际应用中,对测点集合的需求是多样化的,需要根据实际需求调整性能和代价间的关系。提出了混沌多目标粒子群算法,该算法采用多目标优化思想,能同时找到多样化的方案,并根据多目标优化问题的特点,加入了混沌机制提高算法的搜索能力。实验结果表明,该算法能找到对应不同测试性能的最优测点集合,与其他算法相比,算法成功率最高、找到的方案最多且运行速度较快。对模拟电路的可测性设计和故障诊断很有帮助。     

电路实现微弱电流检测

主要对微弱电流检测的测量电路原理进行了研究,同时用分压反馈电路给出了电路图,应用数字滤波进行数据采样,并进行了电路误差分析,并用软件实现这一功能。这种测量电路有着较广泛的应用前景。     

EDA技术在电子设计中的应用

比较EDA(电子设计自动化 )技术与传统电子设计方法的差异 ,总结出EDA技术的优势 ,并介绍当前的应用情况。在数字信号处理领域 ,结合FPGA(现场可编程门阵列 ) ,提出应用于电力系统载波的FIR滤波器硬件电路设计方案。讨论EDA技术的发展前景 ,指出SoC(片上系统 )和重复使用IP模块的设计方法是EDA技术的发展趋势     

Time‐mode circuits for analog computation

We introduce time‐mode circuits, a set of basic circuit building blocks for analog computation using a temporal step function representation for the inputs and outputs. These novel time‐mode circuits are low power, provide good noise performance and offer improved dynamic range. The design, IC implementation and detailed theoretical signal‐to‐noise ratio (SNR) analysis of a prototype time‐mode circuit—a weighted average computation circuit—are discussed. This new way of computation is studied with respect to existing conventional voltage‐mode and current‐mode circuits. Two possible applications of these time‐mode circuits are presented: an edge detection circuit for 16 pixels and a 3‐tap FIR filter that provides an SNR of 64 dB. Copyright © 2008 John Wiley & Sons, Ltd.     

高精度自整角机轴/角测量系统设计

介绍了一种高精度自整角机轴/角测量系统设计方法,给出了基于FPGA的硬件电路设计、仿真和数据分析。本设计重点研究了轴/角测量的一种全数字信号处理方法,在FPGA器件上实现了系统的时序控制、数字混频、FIR滤波器和轴/角转换等模块的数字电路设计,保证了系统的抗干扰性和可靠性。设计仿真与分析结果表明,采用14位数字输出可获得1.3′的轴/角测量精度,满足了自整角机轴/角测量的高精度设计要求。     

扩展压电传感器频率响应范围的方法研究

为了进一步提高压电传感器及其信号调理电路的低频响应能力,扩展压电传感器的工作频带,通过分析压电传感器电荷放大电路的频率响应情况,提出了采用数字滤波器进行补偿的方法。利用对压电传感器标定后获得的输入输出和MATLAB软件设计了FIR滤波器,并将传感器测试系统与滤波器串联来复现原有被测信号。仿真结果表明该方法使压电测量系统的工作带宽得以扩展,进一步降低了整个压电测量系统的低频截止频率,达到了减小动态测量误差的目的。     

Filter enables real-time performance

The purpose of designing a programmable linear phase finite impulse response (FIR) filter is to create an integrated circuit (IC) to perform in real time, various digital audio and signal filtering applications. The pipelined architecture of the filter is designed to maximize throughput and allow the user to reload coefficients to change filter characteristics without interruption while processing. Using a 0.5-mu technology, the Design is predicted to execute a 64- tap filter function with 16-b signal data at a sample rate of at 1 MHz     

基于伪插值的信号源幅频特性补偿方法研究

为了提高信号源的采样频率,伪插值方法被用来完成数模转换器采样频率的倍频。但由于受数模转换器（DAC）零阶保持特性以及信号源输出通道元器件值的影响,输出的信号幅频衰减较为严重。针对信号发生器中的这一常见问题展开研究,从理论上对伪插值信号发生器的幅频特性进行了分析,提出了基于FIR滤波器的幅频校正方法,并对设计结果进行仿真对比,证明了该方法的可行性。最后,通过在500MSPS任意波形发生器中应用,证明了该方法能有效的补偿伪插值过程中由于DAC零阶保持、通道非线性所造成的幅频特性不平坦,精度高,重复性好,具有较高的工程应用价值。     

面向数字信号处理的自修复可重构阵列设计

基于可重构阵列结构的分布式自主控制的数字系统容错方法具有控制逻辑简单、可实现在线自修复的优点,但还存在资源利用率低、自修复延时长、逻辑单元功能单一难以实现复杂应用电路等问题。针对上述不足,对可重构阵列各组成模块进行改进研究,采用移位寄存器结构设计配置存储器,以纯组合逻辑电路构造重布线模块,并对功能单元进行了面向特定应用的结构改进,设计出一种面向数字信号处理的自修复可重构阵列,最终以FIR(finite impulse response)滤波器为映射实例,实验验证了电路的正确性和自修复能力。