一种基于FPGA的UART电路设计

介绍了一种基于FPGA的UART电路实现方法,采用有限状态机设计了发送模块和接收模块,给出了系统的功能仿真结果,验证了系统设计的正确性。整个UART接口电路结构简单、功能升级方便、工作稳定可靠,可应用于各种具有UART接口的硬件电路系统。     

基于FPGA的UART电路的设计

本文分析了通用异步收发器(UART)的功能特点。利用FPGA设计实现了UART的核心功能,包括波特率发生模块、发送模块和接收模块,并给出了仿真结果。程序下载到FPGA芯片中,通信数据完全正确。该设计不仅实现了异步通讯的主要功能,而且电路简单,工作稳定、可靠,可以将其灵活地嵌入到各个通信系统中。     

民用飞机单粒子翻转问题研究

单粒子翻转(Single Event Upset,SEU)效应是机载复杂电子硬件设计所必须考虑的重要问题,对SEU效应进行了描述,分析了复杂电子设备经常用到的芯片类型(专用集成电路器件、反熔丝FPGA、SRAM型FPGA、Flash型FPGA)及其优缺点,总结了三模冗余、纠错码、擦洗、系统监控这四种常见的SEU减缓技术,对于国内民机机载复杂电子硬件的设计具有参考意义。     

遥感相机中影响FPGA配置的因素分析

FPGA器件在空间遥感相机中应用越来越广泛,基于SRAM的FPGA必须配备PROM芯片,用以存放FPGA的编程数据,每次上电都需要重新加载配置,但受各种因素的影响,程序加载配置并不是每次都能成功.阐述了有关FPGA的配置过程,分析了影响配置的各个因素,并提出相应的设计优化措施.出现配置失败的电路,经设计优化后未曾出现配置失败.作为航天任务,遥感相机中绝不应出现FPGA配置失败的状态,为了提高上电配置的可靠性,提出了监测多个I/O信号电路方案,利用可靠性高的反熔丝FPGA来监测需要配置的FPGA,经数千次加载试验,FPGA配置成功率为100％,该方案对遥感相机更好地应用FPGA具有一定的参考价值.     

基于SRAM型FPGA的容错性设计

随着SRAM型FPGA在航天领域中的不断应用,空间环境下单粒子翻转（single event upsets,SEU）问题不断涌现。为了加强航天电子产品在轨的可靠性与安全性,介绍了一种基于Xilinx公司Vertix-II系列FPGA的容错性设计,该设计深入研究了动态刷新（Scrubbing）原理,利用反熔丝型FPGA作为控制器实现了对SRAM型FPGA的配置数据进行ms级的周期刷新,并对2种FPGA加入了三模冗余（triple modular redundancy,TMR）及回读比较重加载方法,设计兼顾了系统重构、冗余处理和故障恢复,效果良好。实验结果表明刷新周期仅为131.2ms,远大于空间单粒子翻转率,能有效地抑制单粒子翻转效应的影响。     

基于FPGA的UART控制器设计

在数据通信、计算机网络以及分布式工业控制系统中,串行通信是用来交换数据和信息的常用方式。为了实现FPGA和上位机的串行通信,用硬件描述语言Verilog HDL编写程序,实现了在Xilinx公司的FPGA器件XC3S200内部嵌入UART控制器,并进行了Modelsim下的仿真和FPGA与PC机的通信测试,效果良好。该UART控制器用软件实现了UART内核、信号监测器、移位寄存器、波特率发生器、计数器、总线选择器等以前硬件芯片所实现的功能,节省了电路板面积,且工作稳定、可靠,可以灵活地嵌入到一些通信系统当中。     

一种用于叠层间隙型防雷器的功能指示电路

设计了一种用于叠层间隙型防雷保护器的功能指示电路。该电路利用间隙击穿电压和指示电路动作电压比较原理,结合熔丝、发光管等器件,通过电子方式和机械方式完成对防雷器功能的指示。基于相关标准,测试了与防雷器的浪涌冲击配合效果,试验验证表明,该指示电路可以有效地指示多层(叠层)间隙型防雷器的功能状态,使终端客户方便、清晰地确认防雷器的性能状况。     

基于SoPC技术的串口与以太网协议转换研究

主要研究了如何利用SoPC技术实现UART串行口和以太网接口的数据转换功能。不同于基于处理器或控制器及SoC的嵌入式系统,基于SoPC的嵌入式系统具有可配置的特点,不包括任何专用外设．而是可根据需要灵活地在一片FPGA中构造外设接口。通过研究UART串行口和以太网的数据通信方式．采用编程方法即可在一片FPGA中实现二者的通信.     

基于FPGA的UART设计与实现

为在CPCI总线数字I/O模块上实现UART(universal asynchronous receiver transmitter,通用异步接收发送器)接收功能,提出了一种基于现场可编程门阵列器件(FPGA)的UART设计与实现方案.在Altera Quartus Ⅱ开发平台上采用Verilog HDL语言和其自带的...     

串行总线合成仪器设计与实现

设计了1种VXI总线接口的串行总线合成仪器.该仪器以FPGA为核心,分别开发了符合1553B、ARINC 429和UART协议的软件核,根据测试需求可将上述软件核动态配置于1块C尺寸的VXI模块中,实现3种不同协议数据总线传输条件下的测试.根据不同总线的电平特点,设计了相应的接口适配电路,将FPGA的逻辑电平转换成总线...     

基于磁控电抗器控制系统中串行通信的研究

为了更好地实现磁控电抗器控制系统对数据的处理和分析,完善磁控电抗器对电力系统的动态无功补偿功能,设计了基于ADSP-BFS06F和ADuC7026的磁控电抗器双CPU控制系统.利用ADSP-BF506F的两个异步串口UART分别与ADuC7026和PC上位机通信,通过对串行通信的硬件电路设计和软件程序编写,实现了对磁控电抗器的现场和远程控制功能.     

专用单片机SH58216与PC机串行通信底层程序设计

文中介绍8位专用单片机SH58216的异步串行接口(UART)在电子辞典系统开发中的实际应用。系统地阐述单片机异步串行接口(UART)与PC机RS232串口通信的软／硬件设计原理与方法。     

基于JESD204B协议的数据采集接口设计与实现*

目前国内对于高速串行JESD204B接口开发使用难以摆脱国外限制,缺乏自主设计技术经验积累。为了促进JESD204B接口国产化进程,文中介绍了一种基于JESD204B协议的高速采样数据解析接收电路。利用Xilinx的高速串行收发器GTX实现了JESD204B接口的物理层,采用GTX内部8B/10B译码器解析接收串行数据流,按照4拜特对齐方式完成字节对齐,对GTX的功能配置和端口信号进行了研究;通过FPGA逻辑设计完成了接口的链路层,采用模块化设计思想,设计了同步请求管理模块,通过判断连续接收到标识符的数目控制链路初始化,并设计了用于检测和替换数据帧尾控制字节的接收数据处理模块。经过测试验证,在7.4 Gbps的传输速率下接口可以正确解析数据,所设计接口电路满足工程应用需求。     

基于VME总线四通道高速UART串行系统

介绍一种利用串行通信协议处理器MC68360和微处理器MC68040实现4通道高速UART通讯的设计方案。异步UART通信的速率可以达到333Kbps，同步UART通信速率可以达到1．6Mbps。     

基于DSP的大气数据解算卡串行通信接口设计

针对现代飞行器在飞行过程中对大气数据参数实时采集处理的要求不断提高,提出一种基于DSP和4通道UART芯片TL16C554A的大气数据解算卡串行通信接口设计方法。解算卡以高性能浮点DSP TMS320C6713为核心处理器,介绍了通信接口硬件电路实现原理和串口通信参数配置方法,详细阐述了外部扩展串口芯片TL16C554A的异步串行通信实现过程,并增加CRC循环冗余校验提高数据传输的准确性和可靠性,通过上位机对接口通信功能进行了测试。测试结果表明:该串行通信接口可实时进行数据传输,数据刷新快,无误码,能够满足大量数据稳定可靠传输的目的。此串行通信接口已成功应用于某FADS系统(嵌入式大气传感系统),可靠性高,通用性强,具有一定的应用参考价值。