1-2千兆赫YIG电调谐晶体管振荡器的锁相环路

本文介绍了一个1—2千兆赫YIG电调谐晶体管振荡器的定频取样式锁相环路的具体电路及实验结果;锁相后寄生词频小于100赫,噪声边带(在±90千赫处)小于-54分贝。     

24—42.6兆赫倍频式脉冲锁相振荡器介绍

24兆赫～42.6兆赫倍频式脉冲锁相振荡器是10千赫～18.6兆赫电平振荡器和选频电平表中的一个主要单元。由于采取锁相稳频技术,因而具有频率稳定度高、使用方便等特点。     

一种适用于GPS信号异常情况的高精度主时钟设计方法

合并单元采样同步是智能变电站正常工作的前提。GPS信号正常时利用最小二乘法建立晶振的误差估计模型,GPS信号异常时利用晶振产生秒脉冲,并用已建立的晶振误差估计模型对这些秒脉冲进行误差补偿后用以作为各合并单元的同步时钟,提出了一种利用GPS信号接收机和晶振共同组成主时钟的设计方法。该方法综合考虑了晶振已有的频率偏差和在GPS信号异常期间由于晶振老化所带来的误差,估计并补偿了GPS信号异常时晶振秒脉冲的误差。仿真结果表明该方法能有效消除晶振累积误差,所产生秒脉冲的误差在前10 min内不超过50 ns,满足系统对时钟的精度要求。     

利用FPGA实现GPS失步下精确守时

选用M 12 Timing Oncore Receiver GPS模块、Cyclone Ⅱ系列EP2C8现场可编程逻辑门阵列(FPGA)、10MHz高精度恒温晶振等设计硬件电路,实现GPS时钟在失步情况下精确对时。由GPS模块接收GPS卫星授时信号,输出秒脉冲和GPS时标至FPGA,同时恒温晶振10MHz脉冲信号输至FPGA,经FPGA处理后的秒脉冲信号和GPS时标信息通过驱动电路并行送到串口或光纤模块。软件分成秒脉冲上升沿判别、10MHz晶振脉冲计数、GPS失步情况下秒脉冲生成、GPS时标接收/发送4个功能模块,用VHDL语言对各软件模块进行功能开发,并给出了程序清单。仿真和试验结果表明,该方法可保证GPS时钟在失步12h内秒脉冲误差小于50μs。     

基于FPGA的压控晶振同步频率控制系统研究

晶振时钟信号存在长期稳定度差和累积误差的问题。给出了一种压控晶振同步频率控制系统的设计原理与方法。以FPGA为控制核心,通过秒脉冲高电平持续时间方法判断并消除干扰秒脉冲信号,用1个循环周期内累积偏差频率并计算平均偏差频率,以校准晶振输出信号频率。研究结果表明,该方案是可行的,利用2种方法消除了压控晶振受干扰和晶振存在累计误差等因素的影响,实现控制本地压控晶振输出频率,提高了晶振的长期稳定性,具有一定的实际应用意义。     

岸空双基地雷达时频同步电路设计

为了实现一款岸空双基地全相参雷达,必须实现收发双端之间的时频同步,双基地全相参雷达的时频同步分为两部分,一部分为时间同步,即确保发射信号与本振信号同时产生并拥有相同时序;另一部分为同步时钟源,即确保生成发射信号与本振信号的DDS具有同频同相的参考时钟。提出了一种使用卫星同步脉冲驯服本地高稳恒温晶振的时钟同步方案,该方案采用可以同时输出两路时间脉冲的授时芯片,一路输出秒脉冲实现双站之间的时间同步,一路输出兆赫兹的方波脉冲驯服本地高稳恒温晶振以实现双站之间的同步时钟源。时间同步使双端信号的时序误差小于系统指标要求的1μs;同步时钟源使驯服后的本地时钟具有小于22 ns的同步精度,接近于GPS芯片20 ns的授时精度,与在FPGA内采用秒脉冲鉴相相比,提高了鉴相器的鉴相频率,因此拥有更短的驯服时间,并且不依赖于FPGA芯片,节约成本的同时使系统模块化。     

基于数字锁相原理的GPS高精度同步时钟产生新方法

在分析时钟误差的基础上,根据全球定位系统(GPS)秒时钟无累计误差和晶振秒时钟无随机误差的特点,提出了一种利用GPS秒时钟同步晶振秒时钟实现高精度时钟的新方法.该方法根据数字锁相原理,通过测量GPS秒时钟与晶振秒时钟间的相位差来控制晶振秒时钟的分频系数,实时消除晶振秒时钟的累计误差,从而产生高精度秒时钟.实验结果表明,在GPS正常工作时能够保证其精度稳定在20 ns;GPS信号失效1 h的情况下,秒时钟精度仍能稳定在100 ns.根据此方法研制了具有较高性价比的高精度时钟发生装置,成功应用于行波定位系统中.     

基于GPS实现电力系统高精度同步时钟

根据全球定位系统(global positioning system,GPS)秒时钟的随机误差和高精度晶振的累计误差互补的特点,利用数字锁相原理,通过测量GPS秒时钟与晶振秒时钟间的相位差来控制晶振秒时钟的分频系数,实时消除晶振秒时钟的累计误差,从而产生高精度秒时钟,并利用复杂可编程逻辑器件(complex programmable logic device,CPLD)设计了高精度同步时钟系统。GPS信号接收正常时,CPLD根据数字锁相原理产生高精度同步时钟;GPS信号接收不正常时,CPU调取存储的分频系数控制CPLD产生高精度时钟。仿真分析和实验结果表明该时钟系统具有很高的时间准确度和稳定性。     

基于高速数字电路的PD UHF信号纳秒级陡脉冲源研制

超高频法是目前电力设备局部放电在线监测广泛使用的监测方法,超高频电磁信号的定量、定位研究需要稳定可靠的UHF信号模拟发生装置,针对这一现实需求,文章设计了一种基于数字电路的纳秒级脉冲源,用于产生PD UHF模拟信号。文章详细分析了利用数字电路产生陡脉冲的原理,选用简单的高速逻辑器件构建了脉冲发生电路,并采用虚拟仪器产生频率可变的方波信号作为脉冲源的触发信号。用Pspice仿真分析了门电路的脉冲响应特性,并搭建了试验电路进行性能测试。实验结果表明,该脉冲源产生的陡脉冲信号幅值可达2 V,脉冲重复率为50 k Hz-20 MHz,上升陡度为1 ns,脉宽为3 ns,能有效模拟PD UHF信号,并进行相关的局部放电实验。     

HP8165A型信号源

美国HP公司最近生产的8165A信号源是一种高精度编程的仪器。它的频率范围为0.001赫到50兆赫,是一种快速波形发生器。它易于采用HP-IB接口,输出幅度与信号质量能满足很多模拟和数字应用的需要,而且成本也比较低廉。 8165A编程信号源能产生精密正弦波、方波、脉冲和三角波。由于采用晶振控制,在整个量程内,频率精度可达0.001％。     

电子式互感器合并单元同步时钟模块的设计

利用全球定位系统（Global Positioning System,GPS）时钟信号和晶振时钟信号精度互补的特点,提出了一种利用GPS时钟同步晶振时钟的新方法。采用除法电路和余数分摊的策略进行误差校正,使采样脉冲均匀准确,进一步减小各合并单元提供的采样脉冲之间的同步误差,同时在GPS时钟丢失时能减小积累误差,保持更长时间的同步。软件仿真和硬件实验均证明此方法的有效性。     

BP-24宽带全景扫描频谱分析仪

4540厂试制成功的BF—24型宽带全景扫描频谱分析仪是一种多用途的测量仪器。它用来分析各种调制信号的频谱,检查磁控管、速调管等微波管的质量,各调制发射机的质量,噪声发生器的带宽,以及作为高灵敏度接收机用以测量微波元件或电路的性能。和梳状频率发生器配用,还可代替扫频仪观察各种微波元件的通带特性。仪器能提供对数或线性的“频率—幅度”的频谱显示并可全景分析。本机配有XT—22型梳状频率发生器一台。仪器的频率范围为10.1兆赫—40千兆赫;频率精度优于本振基波或谐波的±1％;灵敏度为-60分贝毫瓦～-90分贝毫瓦;扫频宽度(校准)为200兆赫/厘米、100兆赫/厘米、30兆赫/厘米、10兆赫/厘米、3兆赫/厘米、1兆赫/厘米、300千赫/厘米、100千赫/厘米、30千赫/厘米、10千赫/厘米。显     

"NTN"校准技术中的"Kick-out" 脉冲的仿真研究

本文基于微波二极管取样电路,用PSPICE软件,对“NTN”校准技术中的“Kick-out”脉冲进行了仿真研究。分别研究了选通脉冲源内阻,微波二极管诸参数（管壳电容Cp,引线电感Ls,结电容Cj和扩散电阻Rs)、取样脉冲的对称性和取样电路的对称性,对“kick-out”脉冲的影响。     

晶振信号同步GPS信号产生高精度时钟的方法及实现

GPS接收机输出的秒脉冲信号存在较大的随机误差，但不存在累计误差。晶振时钟信号的随机误差较小，但存在较大的累计误差。文中根据GPS时钟信号与晶振时钟信号精度互补的特点，建立了晶振信号同步GPS信号的一元二次回归数学模型，估计出GPS时钟随机误差的统计方差和晶振的累计误差；对晶振时钟进行实时修正，产生高精度时钟，并预测了修正后的时钟精度。高精度时钟发生装置已成功地应用于电力系统暂态变化过程的异地同步记录。     

晶振信号同步GPS信号产生高精度时钟的方法及实现

GPS接收机输出的秒脉冲信号存在较大的随机误差，但不存在累计误差。晶振时钟信号的随机误差较小，但存在较大的累计误差。文中根据GPS时钟信号与晶振时钟信号精度互补的特点，建立了晶振信号同步GPS信号的一元二次回归数学模型，估计出GPS时钟随机误差的统计方差和晶振的累计误差；对晶振时钟进行实时修正，产生高精度时钟，并预测了修正后的时钟精度。高精度时钟发生装置已成功地应用于电力系统暂态变化过程的异地同步记录。     

10kV全固态重复频率方波脉冲源研制

基于金属氧化物半导体场效应晶体管(MOSFET)和Marx发生器电路,研制了一种在重复频率1~100 Hz下,最高输出脉冲电压10 kV、脉冲宽度从550ns到1μs可调的全固态方波脉冲源。设计中利用直流高压电源作为能源系统,采用MOSFET半导体固态开关替代气体火花隙开关作为放电主开关,用快恢复二极管取代充电电阻。由外部多功能触发器产生脉宽和频率均可调节的触发信号,通过驱动电路控制由MOSFET半导体固态开关构成的放电主开关,经脉冲放电回路在不同负载上实现输出所需的高压方波脉冲。通过实验验证了设计原理及方法的可行性,并给出了单次和重频信号触发下该固态方波脉冲源输出的实验结果。     

基于Marx和LTD拓扑的全固态复合模式脉冲源的研制

针对不同应用领域中负载阻抗的多样性,研制一种基于Marx和直线型变压器驱动源(LTD)拓扑的复合模式脉冲源。该脉冲源包含4个LTD模块,且每个LTD模块由1个3级Marx电路组成。其主要优点是可以降低对隔离电源模块、触发同步性的要求,负载适应能力强,并且可使脉冲装置小型化。首先对该脉冲源拓扑结构和参数进行设计和理论计算,并采用PSpice软件验证其可行性,最后研制复合模式脉冲源的样机并测试其性能。该脉冲源采用MOSFET作为主开关,二极管作为隔离元件,用含锁相环功能的现场可编程门阵列(FPGA)产生控制信号。该脉冲源的输出脉冲参数:幅值为0~8 kV,脉宽为60~160 ns,脉宽步进可达1 ns,重复频率为1 kHz,上升沿约10 ns。通过FPGA产生相移控制信号对该脉冲源的每级进行单独控制,可实现对输出脉冲上升沿和下降沿的灵活调节。脉冲源采用模块化设计,可以通过增加模块数量方便地提高最大输出电压。     

浅谈手机射频部分的关键电路——锁相环电路

锁相坏电路是一种用来消除频率误差为目的反馈控制电路，目前市场销售的手机基本上都是采用这种电路来控制射频电路中的压控振荡器。使其输出准确稳定的振荡频率。如锁相坏（PLL）电路出现故障将导致本振的频率输出不准确，则导致手机无信号。     

（录用通知已邮寄） 适用于局部放电模拟的校正信号发生电路研究

针对局部放电检测装置在使用过程中的放电量校准环节,根据局部放电测量标准GB/T 7354-2003/IEC60270:2000,设计了一种局部放电模拟设备,作为局部放电的模拟信号。该模拟源主要由方波发生电路和信号控制发生电路两部分构成。其中,利用锁相环芯片HEF4046BP的方波发生电路产生脉冲信号;用移相电路、方波变换电路和方波占空比调节电路组成的控制电路对脉冲信号进行调节。经试验:该模拟源能有效的输出局部放电模拟信号,脉冲的相位、幅值和个数均可根据目标信号进行调节,能够模拟多种局部放电情况,改进了传统定量脉冲装置功能单一的情况。     

基于ADF4002的低相噪取样本振设计

本文设计并实现了一种微波锁相环中取样器的本振电路,取样本振以频率合成芯片ADF4002为鉴相器,反馈通道采用内插混频器的结构,避免了单环通过简单倍频产生的相位噪声恶化。详细阐述了取样本振电路的实现方案和工作原理,并使用仿真软件对环路滤波器进行设计。通过实验测试,输出频率为214．815MHz时锁相环的相位噪声为：-137dBc／Hz@10kHz、-140dBc／Hz@100kHz,最大输出频率间隔1MHz,满足了取样本振的低相位噪声和高频率分辨率的要求。