DPLL在高频逆变电源中的分析与设计

采用基于DSP的数字锁相环(DPLL)对高频逆变电源输出频率的实时控制，可实现逆变器工作频率对负载谐振频率的同步跟踪，确保逆变器开关器件工作在零电压电流软开关(ZVZCS)状态，显著减小功率器件的开关损耗和提高装置效率。本文在给出DPLL控制的逆变电源拓扑结构基础上，推出了适用于高频逆变电源的锁相环数学模型，在Z域中对二阶数字锁相环进行了稳定性分析和动态设计。在对锁相环Z域传递函数分析的基础上，得出二阶数字锁相环的稳定条件，并用MATLAB对其进行了仿真分析，最后进行了实验验证。仿真和实验结果表明在Z域中对基于DSP的二阶数字锁相环的动态分析和设计是合理可行的，用此方法设计的电源具有良好的动态响应和抗扰性能。     

一种新型的全数字锁相环

该文提出了一种实现全数字锁相环的新方法。在基于该方法实现的全数字锁相环中，一种数字比例积分控制的设计结构取代了传统的一些数字环路滤波控制方法。通过线性近似，该文推导出该锁相环系统的数学模型，并进一步对该系统的局部动态特性进行了讨论。理论分析表明这种新型的全数字锁相环具有很宽的锁相范围，并且在不同被锁频点的局部范围内都具有相同的稳定形式，锁相跟踪达到稳定的时间与被锁信号的周期成正比，由于充分利用了鉴相脉冲宽度所包含的相位误差信息，同时又引入了积分控制，使锁相环的跟踪响应速度得到提高。仿真实验进一步验证了理论分析的结论。该文锁相环采用数字电路方式实现，其性能可以通过比例和积分控制参数进行调节，因而简化了设计过程，便于应用在电机调速系统，有源滤波器和静止无功补偿器等领域。     

一种消除反馈延迟的全数字锁相环

针对传统数字锁相环存在的反馈滞后造成系统动、静态性能退化的问题,提出一种消除反馈滞后一拍的方法,以无反馈滞后理想数字锁相环为参考模型,利用数字锁相环当前输出与上一时刻输出,计算得到与理想数字锁相环一致的结果,从而消除反馈滞后一拍。所提出的锁相环仅以两个乘法器的额外开销即可大幅增强锁相环的稳定性,并且使在s域内设计的性能指标能够在z域内严格实现,克服了传统数字锁相环性能退化的问题。仿真和实验结果表明,所提改进的数字锁相环阶跃响应和频率特性均与理想数字锁相环一致,显著提高了锁相环性能,所提新算法增加的计算量较少,具有较大的实际应用价值。     

基于FPGA的全数字锁相环的复频域分析与实现

模拟锁相环在高频场合存在稳定性差和抗干扰能力弱的问题,导致其应用受到限制,而全数字锁相环不存在这些问题,因此设计一种全数字锁相环用于高频场合是必要的。通过分析触发器型全数字锁相环的工作原理,建立了复频域数学模型,并以此分析了锁相环的全局稳定性和动态响应,提出了模型中各参数的约束条件。采用Xilinx ISim仿真和FPGA硬件实现的方法设计了一种全数字锁相环,结果表明该锁相环具有锁相范围宽、动态响应快和稳态误差小的特点,具有一定的应用价值。     

基于周期控制的逆变器全数字锁相环的实现和参数设计

研究了一种基于周期控制的逆变器全数字锁相环的建模和参数设计。传统过零鉴相锁相环虽然实现简单，但同步信号在含有谐波、毛刺情况下会存在多个过零点，以致锁相失败。为了解决这一问题，该文提出了基于离散傅里叶变换鉴相的全数字锁相环。离散傅里叶变换可以从任意信号中抽取基准频率倍频次信号的相位、频率和幅值，可以解决谐波对外同步信号的影响，从而实现周期控制锁相环对谐波的识别。该文给出了其数字域模型和参数设计方法，仿真和实验证实了该方法的可行性。     

基于FPGA实现的可变模全数字锁相环

提出了一种可变模全数字锁相环。与传统的全数字锁相环相比,该锁相环采用可变模分频器,使得中心频率可变,锁相范围增大;通过前馈回路进行鉴频调频,提高了锁相速度;同时其环路滤波器采用比例积分结构,使得锁相输出无静差,输出抖动减小。本文对提出的全数字锁相环建立了小信号模型,从理论上分析了该锁相环的性能以及控制参数对锁相环性能的影响,通过基于QuartusⅡ的软件仿真和基于FPGA的硬件实验对该全数字锁相环的性能进行了验证。结果表明,该全数字锁相环锁相范围大、速度快、精度高,可用于有快速同步需求的应用场合,如电网频率监测和并网变频器控制。     

数字中频相干解调数字锁相环设计和FPGA实现

数字中频相干解调器是基于软件无线电技术的数字中频接收机的首要部件,而其中的数字锁相环又是数字中频相干解调器的核心。数字锁相环是1个非线性系统,为了避开非线性分析的困难,本文利用数字锁相环与模拟锁相环在跟踪和捕获规律准等效的条件,阐述了一种实用有效的数字锁相环设计方法。该方法基于数字环z域模型与对应的模拟环s域模型的参数关联性,首先按设计要求,设计模拟环的模型参数,然后通过模拟环与数字环模型参数间的函数关系得到数字环的模型参数。仿真实验与FPGA实现表明,利用该方法设计实现的数字锁相环工作正常、稳定,主要技术指标与理论分析相符合。     

数字锁相环的相位噪声分析

随着信息化社会的发展,数字锁相环越发受研发人员的重视.而相位噪声是衡量数字锁相环性能的关键技术,更是研究的重点.介绍数字锁相环的组成结构和工作原理,建立环路各个模块的相位噪声模型,从闪烁噪声和白噪声的特性入手,定性分析相位噪声的影响因素,并针对电荷泵增益和环路滤波器阻抗对锁相环电路相位噪声的影响进行了仿真,进一步验证了分析结果,为设计高性能的数字锁相环提供理论基础.     

数字锁相技术在APFC电压采样中的应用

分析了单相有源功率因数校正(APFC)电路电流畸变的原因,提出利用数字锁相环技术解决电流过零点以及峰值畸变的问题。通过旋转坐标变换完成对数字锁相环的建模,同时针对q轴分量的滤波要求,设计数字巴特沃斯滤波器,利用数字锁相环对输入电压进行采样以减小电流失真度,实现功率因数的调节。仿真和实验结果证明了数字锁相环技术在APFC电压采样中的有效性。     

单片机数字程控锁相环系统设计及应用

利用单片机内部定时器／计数器实现的数字程控锁相环,工作稳定可靠,当输入信号频率发生波动时能实现频率自动跟踪,阐述了数字程控锁相环的基本原理和实现方法,给出了应用数字程控锁相环实现高精度晶闸管触发控制设计实例。