基于双端口RAM+CPLD的高精度信号发生器的设计

为满足SOE分辨率毫秒甚至微秒级的检测要求,设计了一种高精度SOE信号发生器.通过分析常规信号发生器的原理及其误差来源,得出在硬件方面进行改进是提高信号发生器性能较好的方式.充分结合双端口RAM与复杂可编程逻辑器件(CPLD)电路的优点,设计出高精度信号发生器.高精度信号发生器能够将SOE信号的精度提高至亚纳秒级,为电力自动化装置SOE分辨率的准确检测提供重要基础,满足了用户现场测试的需求.     

基于CPLD的信号源研究

介绍了一种基于CPLD的低成本任意信号源发生器的研究方法,在MATLAB仿真环境下实现任意波形产生原理。该信号源采用单片机AT89S51作为控制器,分频器和地址发生器由CPLD实现,采用Altera公司生产的EPM7064芯片,其输出的数字信号由DAC0832进行转换。这种设计方法电路简单、操作方便快捷、成本低、性价比高、适用范围广。     

基于CPLD控制的时序正弦信号发生器

本文根据六自由度电磁敏感定位系统的原理,采用高精度函数发生器MAX038,结合CPLD数字控制技术,设计了一种基于CPLD数字控制的时序正弦信号发生器.其发射正弦信号频率上限为20 MHz,波形失真THD值为0.75%,为系统提供了精度较高、频率可调的正弦信号.CPLD数字时序控制精度为纳秒级,解决了模拟电路时序控制信号受温度影响发生漂移的问题,实现了系统持续稳定工作,提高了系统的计算精度,使系统定位计算距离误差小于1 cm,角度误差小于1°.     

基于CPLD的STATCOM触发器设计

利用大规模可编程控制器CPLD（Complex Programmable Logia Device)的高速，并行处理能力，设计了静止补偿器STATCOM（Static Synchronous Compensator)的脉冲发生器PWM（Pulse Width Modulation)。该脉冲发生器通过I／O口接受数字信号处理机DSP（Digital Signal Processor)写入的PWM脉冲宽度控制字，然后由CPLD定时产生PWM脉冲发生信号，CPLD在初始化后，可以独立于DSP进行触发脉冲信号的形成，通过仿真和实验结果，表明本PWM脉冲发生器精度高，稳定性好，具有较好的不对称控制能力和在线配置能力。     

采用CPLD器件的ASVG脉冲触发控制

介绍了基于多重化变压器连接逆变器的新型静止无功发生器ASVG(AdvancedStaticVarGenerator)试验装置的结构,四重化逆变器是该装置的核心部件。用复杂可编程逻辑器件CPLD(ComplexProgramLogicDevice)实现的脉冲发生器对多重化逆变桥进行脉冲触发控制是一种先进的控制手段,这是一种全数字的控制方式,脉冲发生环节为全硬件实现,精度高、响应速度快,给逆变器设计中的桥臂直通、变压器偏磁等典型问题的解决提供了有效的途径,可以灵活地调整触发角度、改善输出波形及抑制指定次数谐波。     

基于CPLD的板卡硬件管理系统设计

设计了一种基于CPLD硬件可编程逻辑的板卡硬件信息管理系统,可以将板卡上的硬件统一管理控制,并即时获取板卡上各硬件状态信息,通过主机接口为系统层面的应用提供统一的硬件信息管理控制界面.该设计降低了系统应用开发和硬件设计之间的耦合程度,减少了开发复杂度.并且借助CPLD器件的可编程特性,使得板卡硬件信息管理更加灵活、可控.     

怎样用家用电脑调整电视图像

怎样用家用电脑调整电视图像袁永康浙江宝越有限公司工程部（３１２０００）在调整电视图像的线性、幅度及中心位置时，通常要借助电视台播放的测试图或自备的电视信号发生器。然而，测试图并非随时可得，电视信号发生器也未必人人具备，在业余条件下，借助一台电脑（型号...     

基于VC33芯片的多路高速同步数据采集系统硬件设计

介绍了以一款浮点数DSP芯片TMS320VC33为控制核心的16通道高速同步数据采集系统的硬件设计。采用了锁相环电路对周期信号进行同步跟踪和控制采样,通过4片4通道高速模／数转换器AD7865与TMS320VC33接口来实现数据采集,并使用复杂可编程逻辑器件（CPLD）来实现采集系统硬件模块的地址分配。该数据采集系统已应用在无功发生器STATCOM的研制中,为STATCOM的设计提供了完善的前端处理电路。     

基于CPLD的电动机保护装置的设计

随着基于EDA技术的CPLD(复杂可编程逻辑器件)的发展,许多单片机系统被CPLD所取代。CPLD以其高速度、高可靠性等特点,在系统设计中得到广泛的运用。该设计在CPLD上通过VHDL语言和图形混合编程设计电动机保护装置。设计中主要的难点是时钟匹配、硬件延时以及资源和速度的矛盾,采取软件仿真和程序中的延时赋值可以模拟硬件的工作过程,对于解决这些难点有很大的帮助。     

基于单片机和CPLD器件的综合系统设计

基于CPLD器件与AT89C51单片机设计了一个综合系统,系统的硬件部分由单片机系统、时钟电路、通信电路、常用的外围电路（LED显示、模数转换等）和CPLD接口电路组成。软件部分采用硬件描述语言VHDL语言和汇编语言,可实现频率测量、采样控制和加法器等功能。     

开关磁阻起动／发电机数字控制系统设计

介绍了开关磁阻起动／发电机系统的构成及其工作原理。在此基础上,设计了以数字信号处理器（DSP）和可编程逻辑器件（CPLD）为核心的数字控制器,包括硬件和软件。该系统利用DSP的强大运算能力实现对系统的实时控制,采用CPLD芯片实现信号的逻辑处理,输出驱动信号控制开关管的通断,仿真波形验证了CPLD逻辑设计的正确性。通过DSP和CPLD的相互配合,从而达到准确控制开关磁阻起动／发电机良好运行的目的。     

基于单片机和CPLD的同步发电机自动准同期装置中频率测量

对发电机和电力系统的频率进行精确测量是保证自动准同期装置正确动作的重要条件之一.本文提出了一种基于单片机和CPLD的同步发电机自动准同期装置中的频率测量方法,介绍了频率测量的基本原理,在该原理的基础上采用单片机和CPLD综合技术实现了频率测量,CPLD进行频率检测,单片机进行数据处理与智能控制,并给出了测频电路的硬件电路图和软件流程图.实验表明,单片机与CPLD结合进行测频,测量误差小于10-3,使测量精度得到了提高,而且测量装置的集成度也较高,具有一定的实用价值.     

DSP+CPLD在级联H桥配电网静止同步补偿器的应用

分析静止无功补偿装置的原理与控制方法,重点介绍了利用DSP＋CPLD实现级联H桥配电网静止同步补偿器的控制、硬件与软件设计。DSP＋CPLD集电流电压采样和限幅、光纤数据传送、生成PWM波、通讯和监测于一体．可以有效地调节和平衡电网电压,对系统进行无功补偿。DSP芯片工作频率高,系统资源丰富;CPLD可以简化系统硬件电路,从而提高系统的性能。     

基于DSP的任意波形信号发生器的设计与实现

针对信号发生器小型化,低成本化的需要,设计了一种以DSP为硬件平台的任意波形信号发生器。首先介绍了信号生成原理,接着详细阐述系统的软硬件设计,最后通过实验生成了几种波形的信号。实验证明本系统可以产生所需的波形信号,同时本系统具有成本低、体积小、硬件电路简单的特点。     

基于TMS320LF2407的可编程信号发生与频率检测器设计

本文介绍以TMS320LF2407为核心的可编程信号发生与频率检测器的硬件结构、工作原理与软件流程.对要产生的任意波形信号可进行参数设置、参数存储和选择输出;取每个波形的存储样值点数为128,使得产生的波形失真度较小.同时,使用DSP特有的捕获单元来实现频率检测.整个仪器具有体积小、成本低、精度高和使用方便的特点,给信号发生和频率检测设计提供了一个新的方案.     

混合动力汽车中开关磁阻电动/发电机纯硬件控制器的研究

针对混合动力汽车中开关磁阻电动(发电)机工作环境恶劣和软件控制抗干扰能力较低的特点,提出了以单片复杂可编程逻辑器件(CPLD)为基础的纯硬件电路实现开关磁阻电动/发电机系统的硬件控制方案.试验结果表明,以CPLD为基础的硬件控制器可以有效地实现控制系统的电动、发电、助力功能,并且具有较高的容错能力及良好的动态调节性能.     

微机继电保护中频率测量的CPLD实现

介绍了基于DSP的微机继电保护装置中频率测量的CPLD实现。分析、比较了测频率法、测周期法、等精度测频法等几种常用测频方法的原理及误差。着重介绍了测频系统中CPLD的设计与实现,给出了CPLD中的各功能模块,并且给出了频率测量的VHDL语言描述。由于采用了CPLD芯片来实现频率的测量,因而具有高集成度、高速性及高可靠性等优良特点。     

基于FLEXl0K实现的虚拟常用信号发生器

本文介绍以CPLD器件为信号发生器的数字处理中心，辅之以模拟与控制电路，借助Delphi5．0实现人机界面，用比较法设计满足信号占空比和频率要求的控制电路，在PC机的控制下，虚拟地实现幅度、占空比、频率均可步进可调的方波、矩形波、三角波、正弦波等信号产生的设计原理和实现方案。