GPS接收机本地振荡器的设计

介绍了锁相式频率合成器的工作原理以及频率合成器关键的性能指标。给出了利用ADF4360-7频率合成器芯片来产生全球定位系统(GPS)接收机本地振荡信号的方法。通过ADIsimPLL仿真确定了频率合成器的电路参数。并在此基础上制作了实际电路,给出测试结果,说明了该方法的有效性。     

ADF4350低相噪频率合成器在射频无线通信设备中的应用

现代射频和微波电子系统中要求频率源具有高频低相噪,且具有可靠性好、体积小、功耗低的特点。ADF4350频率合成器具有全集成、低相位噪声的优点,内置片上VCO（压控振荡器）与PLL（锁相环）,可以工作在极宽的连续频率范围内,广泛用于无线基础设备及测试设备,无线LAN,CATV和时钟发生器中。本文简要介绍了ADF4350的主要功能,详细给出了基于ADF4350用作直接变换调制器以及和ADuC812,ADSP-21xx的接口连接的设计方案。     

一种DDS／PLL混合型高分辨率频率合成器

本文利用直接数字频率合成器频率分辨率和相位噪声低而锁相环锁率合成器输出频率高和对鉴相输入呈现窄带特性的优点,用ＳＴＥＬ－１１７５ＤＤＳ芯片设计了一个高分辨率正弦信号产生器,并以此推动锁相环进行倍频。通过这种ＤＤＳ／ＰＬＬ混合型频率合成器,得到了中心频率为３８ＭＨｚ的高分辨率正弦信号。本文给出了电路设计过程及测试结果。     

基于DDS＋PLL技术频率合成器的设计与实现

本文介绍了DDS＋PLL方式实现频率合成的基本原理和技术优势。根据GSM-1900系统对频率源的要求,提出了一种基于DDS＋PLL结构频率合成器的硬件电路设计方案。借助于EDA仿真软件ADS、ADISimPLL完成了频率合成器中关键模块参数的确定,并对系统性能进行了仿真分析,最后运用AD9851、ADF4113等芯片完成了频率合成器的硬件实现,测量结果表明该频率合成器达到了设计指标,系统性能良好。     

ADF4351在机载导航设备通用模拟器中的应用

为解决机载导航设备模拟器数量繁多,不利于自动测试系统集成的问题,设计了一种通用化的信号模拟器,以ADF4351为核心构成本振信号源,实现了宽频带、频率可调的功能.首先,分析了ADF4351的基本原理和工作特性;然后,介绍了频率合成器的详细设计,通过USB外设控制器芯片CY7C68013A,上位机控制ADF4351产生特定频率的射频输出;最后,以高度表信号模拟器本振为例,用频谱仪测试了4.3 GHz射频输出下的相位噪声和杂散抑制.实验表明,设计的频率合成器可以实现35 MHz～4.4 GHz的低相噪、稳定频率输出.     

基于AD9858的小型宽带高分辨率频率合成器设计

针对目前频率合成器的小型化、高分辨率的要求,本文介绍了一种基于AD9858的小型、宽带、高分辨率的频率合成器设计。通过充分发挥AD9858专用DDS芯片的各项功能,对传统的DDS＋PLL式频率合成器的设计进行改进,并给出了设计方法及时序控制设置。测试结果表明：这种方式设计的频率合成器在获得优良的相位噪声、快速的频率切换速度,较高的频率分辨率等指标的同时,降低了频综器件的功耗,减小了体积,这对于频率合成器的小型化研究有很高的参考价值。     

基于PLL频率合成器锁相环的降噪技术

随着无线通信技术的发展以及测试仪器小型化的需要,基于PLL频率合成器锁相环的应用也越来越广泛,这就提出了一个如何在此类锁相环中获得低相位噪声信号的问题。本文简要介绍了PLL频率合成器的基本概念、锁相环的噪声源以及基于频率合成器锁相环相位噪声的估算,在此基础上结合理论推导和工程经验提出了改善相位噪声指标的几种技术措施,包括提高鉴相灵敏度和鉴相频率、优化环路滤波器、改善电源滤波等多种手段。实践证明方法可行有效,获得的环路输出信号不但相位噪声指标满足设计要求,而且杂散信号较少且幅度很低,也为其他该类锁相环的设计和调试提供了有益的参考。     

锁相环相位噪声的研究与仿真

锁相环在数字电路中一个重要的应用就是作为频率合成器产生高性能的时钟。本文介绍了锁相环的工作原理,重点研究了锁相环输出时钟的相位噪声的影响因素。通过对其线性环路模型进行频域分析,运用反馈控制理论,讨论了环路内各器件的噪声对其输出信号相位噪声的影响。得到了锁相环能良好改善环路带内噪声的分析结果,并且利用ADS搭建仿真电路,验证分析结果,为今后高性能频率合成器的设计和应用提供参考依据。     

可编程锁相环在频率合成器中应用

文中介绍带EEPROM的锁相环芯片PE3341,其控制程序可固化在锁相环芯片中,上电后自动运行,无需用CPU在线控制,这样就减小电路的面积,复杂程度以及成本.文中给出用此芯片设计的2.5GHz频率合成器电路及测试结果.     

基于ADF4002的低相噪取样本振设计

本文设计并实现了一种微波锁相环中取样器的本振电路,取样本振以频率合成芯片ADF4002为鉴相器,反馈通道采用内插混频器的结构,避免了单环通过简单倍频产生的相位噪声恶化。详细阐述了取样本振电路的实现方案和工作原理,并使用仿真软件对环路滤波器进行设计。通过实验测试,输出频率为214．815MHz时锁相环的相位噪声为：-137dBc／Hz@10kHz、-140dBc／Hz@100kHz,最大输出频率间隔1MHz,满足了取样本振的低相位噪声和高频率分辨率的要求。