基于流水线技术的并行高效FIR滤波器设计

基于流水线技术，利用FPGA进行并行可重复配置高精度的FIR滤波器设计。使用VHDL可以很方便地改变滤波器的系数和阶数。在DSP中采用这种FIR滤波器的设计方法可以充分发挥FPGA的优势。     

神经网络法设计的差动保护重采样低通滤波器

在分析了重采样方法和重采样滤波器应满足的频域特性后,提出了利用神经网络法设计有限冲激响应(FIR)重采样低通滤波器的新方法。这种方法能从频域设计具有任意幅值、相位的FIR滤波器,从而能根据前置低通滤波器的特性,对差动电流误差进行补偿,并减小这一误差,提高差动保护的可靠性。最后,建立了电力系统变压器差动保护的简化仿真模型,验证了所述理论的正确性。     

嵌入式局部放电检测系统的数字滤波器设计

为较好地抑制来自电源的干扰和连续周期性干扰,提高系统的稳定性和抗干扰性能,介绍了在基于FP-GA的嵌入式局部放电信号检测系统中,对周期性正弦干扰进行抑制的新方法。根据FIR数字滤波器的原理,利用Simulink和DSP Builder构建了FIR滤波器的仿真计算模型,利用Matlab数字滤波器设计工具得到模型参数,对混叠高、低频干扰信号以后的放电信号进行滤波,达到预定的滤波效果后再将模型转化成能应用在嵌入式系统中的硬件描述语言。仿真结果验证了基于Simulink和DSP Builder设计硬件数字滤波器方法的可行性。和传统的设计方法相比,本文所给出的设计方法简化了开发流程、缩短了开发周期。     

基于TMS320C55x芯片的DSP的FIR滤波器的设计

本文简述了FIR数字滤波器的各种特点,和在DSP上实现的原理。基于TMS320C55x芯片的数字信号处理功能,通过MATLAB设计的FIR滤波器系数和阶数,设计FIR的各种性能、运用MAC指令、循环缓冲寄存器、块循环寄存器对一个混合信号进行带通滤波处理。实验结果表明,所仿真的FIR滤波器能实现滤波功能。     

FIR数字滤波器的MATLAB设计与DSP实现

针对有限长冲激响应(FIR)数字滤波器的原理,讨论了窗函数法设计线性相位FIR数字滤波器的基本思路,介绍了用MATLAB工具来设计数字滤波器的方法及在定点DSP上的实现。通过CCS5000开发工具和在TMS320VC5416评估板上运行,实现了达到目标要求的滤波器。     

电力系统平台在振动环境下低通滤波器设计与仿真

设计并实现了用于电力平台滤波的FIR低通滤波器,分析了FIR低通滤波器总体结构图,给出了组成系统的硬件部分和软件部分。实验结果说明,所设计的滤波器具有较小的通带和阻带波动性,具有更好的通带和阻带特性,能够更快地获取最优解,具有较高的鲁棒性和运算性能,对于高空振动环境下电力系统稳定控制具有较强的优越性。     

基于Matlab/Simulink的FIR数字滤波器的设计与实现

提出了一种采用Matlab/Simulink新技术实现数字滤波器的设计方案.介绍了现代一种新的DSP设计工具DSP Builder及其应用.给出了基于FPGA的FIR数字滤波器的实现流程,并以一个16阶的低通FIR数字滤波器为例,采用DSP Builder建立了实现模型.最后,给出了仿真波形.     

FIR滤波器FPGA实现

针对高速数字信号处理的要求,给出用现场可编程门阵列(FPGA)实现有限冲击响应(FIR)滤波器的方案.讨论使用FPGA实现固定系数FIR滤波器的三种方法,即查表法、分布式运算法和典型带符号数(CSD码)法,并比较其优缺点,最后使用CSD码方法设计实现一个FIR低通滤波器.     

基于MATLAB程序的FIR滤波器设计实现

相对于硬件方式,采用软件方式可以通过对滤器参数的改变来调整滤波器的性能以达到实现滤波目标。以窗函数法为实例,采用MATLAB程序法介绍了FIR滤波器的设计理念,提出了一款低通滤波器的模型和仿真过程,并对带通、高通、带阻滤波器的设计进行了讨论。实践证明,此种滤波器的设计方法可以很好地实现各种FIR滤波器的设计,能在要求相位线性信道的现代电子系统设计中得到广泛应用,具有一定的工程实践价值。     

数字信号处理器与仿真软件接口设计

文中针对DSP与计算机软硬件接口能力差,无法将其丰富的资源为开发者所利用的现象,提出基于MATLAB设计和DSP汇编语言编写FIR滤波器的方案。介绍利用MATLAB从文件中获得数据,通过接口函数传给DSP进行运算处理的过程。实践证明,这种方案准确度高、稳定性好,易于移植,具有较强的实用性与灵活性。     

基于FPGA的分布式算法FIR滤波器设计

FIR滤波器具有许多优点,是数字信号处理系统中基本的元件。本文比较了目前FIR滤波器硬件实现的几种方法,详细研究了基于FPGA、采用分布式算法实现FIR滤波器的原理和方法,设计了一个32阶线性相位FIR滤波器,并用VHDL语言对其进行了描述。此滤波器采用串行加法器将数据进行预相加,从而将滤波器的规模减半。其主要部分——乘累加单元,采用LUT查找表结构,将乘法运算转换为查表操作,提升处理速度。最后进行了硬件仿真,结果证明,这一方法是可行且高效的。     

基于现代DSP技术的QAM调制解调器设计

本文通过现代DSP技术,以MATLAB/DSP Builder为核心的工具软件开发QAM（正交振幅调制）调制解调器。利用直接数字频率合成器DDS原理设计正交余弦信号发生模块;利用QAM正交调制与解调原理,实现对基带信号的调制与已调信号的解调;通过FIR滤波器的设计,实现对解调模块中的低通滤波,最终在FPGA器件上实现QAM调制解调器。     

基于二次规划的2D FIR滤波器设计

本文提出了一种新型的基于McClenllan变换和二次规划的2D FIR滤波器设计方法.该方法使用McClenllan变换来实现从1D原型滤波器向2D滤波器的频率映射.在设计过程中,使用二次规划方法来求解McClenllan变换的最优系数,通过对二次规划使用一些限制条件,避免了传统的尺度变换问题.与传统的2D FIR滤波器设计方法相比,该方法使映射中1D FIR通带截止频率和阻带截止频率两点误差平方和达到最小,通过实际的扇形滤波器和菱形滤波器设计证明,本文的基于二次规划的方法是一种有效的2D FIR滤波器设计方法.     

基于DSP的在线FIR数字滤波器设计及实现

在线数字滤波器就是采集模拟信号进行数字化后,送人DSP进行滤波处理,再实时输出滤波后的模拟信号的一个系统。从滤波器的技术指标出发,运用MATLAB软件设计FIR滤波器的参数,使用汇编语言编写DSP处理器的FIR数字滤波器程序和AD／DA转换器接口程序,实现了一个在线FIR数字滤波器。通过了软件仿真和硬件在线调试,给出了实验波形。     

FIR数字滤波器在风机振动系统中的应用

本文介绍了FIR数字滤波器的原理、窗函数设计法及应用.使用海明窗设计FIR带通滤波器,并应用在风机振动监测系统中.首先在MATLAB上仿真滤波器的设计,并模拟滤波过程,评估滤波效果;然后将FIR带通滤波器应用到实际风机振动系统中.根据实际系统的特点,利用快速卷积和重叠保留法,保证了数字滤波器处理过程的实时性和快速性,并节省了硬件资源消耗.实验结果证明,设计的滤波器性能良好,对正确分析风机振动情况有着较高的应用价值.     

FIR and IIR digital filters

A digital filter is a basic building block in any digital signal processing (DSP) system. The simulation results presented show how finite bit precisions can affect the performance of a digital filter. IIR filters are shown to be even more susceptible to finite bit precision effects than FIR filters. However, these effects can be reduced using the IIR filter with a cascaded structure     

Design of a near‐optimal adaptive filter in digital signal processor for active noise control

Adaptive filter has been applied in adaptive feedback and feedforward control systems, where the filter dimension is often determined by trial‐and‐error. The controller design based on a near‐optimal adaptive filter in digital signal processor (DSP) is developed in this paper for real‐time applications. The design integrates the adaptive filter and the experimental design such that their advantages in stability and robustness can be combined. The near‐optimal set of controller parameters, including the sampling rate, the dimension of system identification model, the dimension (order) of adaptive controller in the form of an FIR filter, and the convergence rate of adaptation is shown to achieve the best possible system performance. In addition, the sensitivity of each design parameter can be determined by analysis of means and analysis of variance. Effectiveness of the adaptive controller on a DSP is validated by an active noise control experiment. Copyright © 2007 John Wiley & Sons, Ltd.     

Design of high throughput asynchronous FIR filter using gate level pipelined multipliers and adders

This work presents the design of an asynchronous digital finite impulse response (FIR) filter suitable for high-performance partial response maximum likelihood (PRML) read channel ICs. A high throughput, low latency FIR filter is the basic requirement for the equalization process in read channels. To achieve the enhancement in speed and reduction in latency of the FIR filter, its computational units are deeply pipelined using high-capacity hybrid (HC-hybrid) logic pipeline method. The designed FIR filter has been simulated using UMC-180 nm and UMC-65 nm technologies. Simulation results show that the asynchronous digital FIR filter can operate up to a throughput of 1.17 Giga items/s in 180 nm and 2.3 Giga items/s in 65 nm technology yet with the latency in the order of ns.