共查询到20条相似文献,搜索用时 78 毫秒
1.
正余弦函数在任意次谐波电流的无锁相环ip-iq检测法中有着重要应用。提出了一种基于查找表和Newton插值算法相结合的正余弦函数的实现方法,给出了具体计算公式和RTL级方框图;与查表法和CODIC算法相比,该方法所需时钟周期少(只需120个时钟周期),精度高(可达 1LSB),占用资源少(只需483个LE单元)。在Altera 公司的Cyclone系列FPGA 器件EP1C6Q240C8上完成了硬件验证,最终应用到某谐波检测ASIC设计中。 相似文献
2.
采用加矩形窗FFT插值算法,谐波的负频分量对谐波计算的误差影响较大.为了提高结果的精确性,大多采用多项余弦窗插值的方法,这些窗的主瓣较宽,降低了计算速度和实时性.为此首先分析了泄露误差的产生,然后提出了考虑负频分量影响的矩形窗插值FFT算法.由于最少只需采样2个周期,所以该算法实时性好,采样点数少,计算速度快.为了提高运算精度,考虑了各次谐波旁瓣的影响.为了减小插值FFT算法的计算量,采用三次样条函数逼近加矩形窗的插值函数,计算量小,实时性好.仿真计算结果表明,采用该方法得到的幅值和频率都具有较高的计算精度. 相似文献
3.
采用加矩形窗FFT插值算法,谐波的负频分量对谐波计算的误差影响较大。为了提高结果的精确性,大多采用多项余弦窗插值的方法,这些窗的主瓣较宽,降低了计算速度和实时性。为此首先分析了泄露误差的产生,然后提出了考虑负频分量影响的矩形窗插值FFT算法。由于最少只需采样2个周期,所以该算法实时性好,采样点数少,计算速度快。为了提高运算精度,考虑了各次谐波旁瓣的影响。为了减小插值FFT算法的计算量,采用三次样条函数逼近加矩形窗的插值函数,计算量小,实时性好。仿真计算结果表明,采用该方法得到的幅值和频率都具有较高的计算精度。 相似文献
4.
加Blackman-harris窗插值FFT算法计算精度高,但其频率修正系数公式和复振幅的插值修正函数过于复杂,计算量大,影响了它的应用.给出了一种基于4项余弦窗Nuttall(Ⅰ)窗的插值FFT算法.讨论了Nuttall (Ⅰ)窗的频率响应,详细推导了基于Nuttall (Ⅰ)窗的插值FFT算法的计算公式,其频率修正系数计算公式简单,容易得到,并采用三次样条插值函数计算复振幅的修正系数.仿真计算结果表明,当采样1 0周期时,新的插值FFT算法能够有效地提高电力系统谐波的测量精度,与其他4项余弦窗加窗插值FFT算法相比,具有较小的运算量和较好的实时性. 相似文献
5.
6.
一种高精度加窗插值FFT谐波分析方法 总被引:1,自引:0,他引:1
非同步采样和非整数周期截断造成的频谱泄漏会影响谐波测量结果的准确性.提出了一种高精度加窗FFT插值谐波分析方法.介绍了一种余弦组合窗函数,讨论了该余弦组合窗的特性,并首次将该窗函数运用在谐波分析中,利用曲线拟合函数求出实用的双谱线插值修正公式.试验分析表明,相比其他加窗插值算法,本文算法在频率、幅值和相位的计算中具有更高的精度,实用价值更高. 相似文献
7.
采用加8项余弦窗函数插值FFT算法的谐波分析方法可以进一步提高电力系统谐波的测量精度。为了引入加8项余弦窗函数的插值FFT算法,首先比较分析了5到8项余弦窗的频谱特性,然后推导了8项余弦窗函数插值FFT算法的计算公式,并采用三次样条插值函数计算频率修正系数和复振幅的修正系数,减少了计算量。仿真计算结果表明,相比其他加余弦窗插值FFT算法,加8项余弦窗函数插值FFT算法具有更高的精度,从而验证了该算法的有效性与实用性。 相似文献
8.
9.
10.
11.
调度自动化系统失效是美加大停电的重要原因。故障信息系统,独立于调度自动化系统,可作为调度人员掌握现场第一手资料的另一途径,但不能作为调度自动化的替代品。分析了建设故障信息系统的必要性。 相似文献
12.
电动汽车用电机技术研究 总被引:3,自引:0,他引:3
当今世界节能和环保备受关注,使得电动汽车技术正在加速发展。电机技术是发展电动汽车的关键技术之一。该文对电动汽车用的感应电动机、永磁同步电动机和开关磁阻电动机技术和发展水平进行了分析研究。 相似文献
13.
14.
文章阐述了曳引式防爆电梯验收和定期检验工作的程序和流程,提出了具有资格的检验人员正确检验曳引式防爆电梯的内容与方法,从而确保曳引式防爆电梯的检验工作高质量并安全地进行。 相似文献
15.
针对异步电动机直接转矩控制(DTC)系统存在转矩和磁链脉动等缺点,提出一种基于离散空间矢量调制(DSVM)的DTC系统。根据转矩、磁链误差和速度的不同,在高低速应用小同的开关表,达到改善异步电动机运行性能的目的。仿真结果表明,利用该方法可明显改善异步电动机的电磁转矩脉动。 相似文献
16.
基于FPGA的CSD编码乘法器 总被引:1,自引:1,他引:1
在数字滤波、离散傅里叶变换等数字信号处理中,乘法运算是一个最基本的运算,乘法运算的速度决定着数字系统的运算速度。本文通过理论与实验研究相结合的方法介绍CSD编码乘法器的运算法则及其在FPGA中的实现过程。通过与二进制乘法器相比较,证明CSD编码乘法器在减少对FPGA资源的占用和提高运算速度方面具有明显的效果。 相似文献
17.
18.
19.