高可靠性OTP存储控制器

该文设计了一种OTP存储控制器电路,通过操作OTP存储器指令产生对应不同操作的接口时序,完成对OTP存储器的编程、读取、唤醒、复位、睡眠等操作。同时,在对OTP存储器编程操作中,针对OTP编程易出错的问题,设计了一种编程算法,即对OTP编程地址进行冗余处理,并在编程操作中对同一个地址多次施加脉冲电压,使编程至OTP存储器的数据的正确性急剧提高。嵌入编程算法电路实现了高可靠性的编程算法,有效地控制了OTP存储器的编程操作。因此,本该设计的高可靠性OTP存储控制器解决了访问存储器时容易出现编程错误的问题,提高了访问OTP存储器的可靠性。     

一种SDRAM控制器软核的Verilog设计

介绍了SDRAM存储器的特点及工作原理,SDRAM是一种采用了地址复用技术的高速海量同步存储器,其读写数据都是在时钟的上沿进行的。重点介绍了一种通用SDRAM控制器软核的Verilog设计,通过控制器接口可使得对SDRAM的操作如同通用的SRAM一样简单。     

一种面向边缘计算的混合内存系统

针对物联网智能终端的低功耗需求,提出了一种基于内存控制器扩展的低功耗混合内存系统.使用动态随机存储器和相变存储器构成混合内存结构,通过在内存控制器中添加迁移控制模块对混合内存进行管理.设计了一种改进的双队列算法,筛选出相变存储器中写请求较多的内存页面,并通过地址映射模块和迁移控制模块将写请求较多的页面从相变存储器迁移到动态随机存储器中,规避相变存储器写操作的缺陷,从而实现对低功耗混合内存系统的性能优化.仿真结果表明,与动态随机存储器构成的内存系统相比,混合内存系统的功耗延时积平均降低了43.9%,在面向边缘计算的应用场景中具有一定的可行性.     

高速SDRAM控制器设计的FPGA实现

同步动态存储器(SDRAM)控制器通常用有限状态机实现,对于一般的设计方法,由于状态数量多,状态转换通常伴随大的组合逻辑而影响运行速度,因此,SDRAM控制器的速度限制了SDRAM存储器的访问速度。该文从结构优化入手来优化方法,利用状态机分解的思想将大型SDRAM控制状态机用若干小的子状态机实现,达到简化逻辑的目的,不仅提高了速度还节省了资源,对该类大型SDRAM控制器的实现有一定参考意义。     

同步动态随机访问存储器控制器的设计

该文根据航拍图像处理系统的特殊要求,针对同步动态随机访问存储器的特性,设计了基于Nios II的同步动态随机访问存储器控制器,并将其应用于图像处理系统中,实现了对千万象素的电荷耦合相机的航拍图像数据进行缓存的功能。通过对存储器内缓存的图像数据进行滤波去噪以及格式转换,可得到清晰的实时视频图像。     

USB 2.0设备控制器IP核的Verilog HDL设计

介绍了一种设计USB2.0设备控制器IP核的方法．着重分析了UTM1接口、协议层、存储器接口、仲裁器及控制和状态寄存器等几个结构模块及其设计、使用上述方法在Xilinx ISE软件平台上，实现了USB2．0设备控制器IP核的Verilog HDL语言代码及其验证.     

基于单片机的机床经济型数控系统设计

采用8031单片机设计了经济型数控系统,从通用角度分析了数控系统的主控制器、存储器、步进电机的硬件组成与监控与操作、电动机正反转的实现和步进电机转速的控制软件功能的设置,给出了抗干扰电路设计和功能软件模块的设计方法。     

一种自主恢复的高可靠存储控制器设计

单粒子效应是星载计算机工作异常和故障的重要诱因之一,国内外多颗卫星遭受到单粒子效应的危害,已造成巨大的经济损失。提出了一种片上自主恢复存储控制器结构,将EDAC技术集成在片内存储器控制器中,通过EDAC电路检测片外存储器中的数据错误,再通过自动回写机制更新片外存储器,便能保持存储器中数据的正确性。与传统的星载计算机存储器系统设计方案相比,使处理器干预主存储器纠错的频度大幅减少。集成的片上存储控制器也减少了星载计算机系统设计的负担。     

一种可重构控制器的设计和实现

基于算数增强的有限状态机(AFSM)模型,给出一种可重构(reconfigurable)控制器结构,用于实现各种网络设备接口控制器和存储器接口控制器。该结构具有动态可重构的能力,FPGA仿真结果表明,与传统基于RTL描述的AISC设计方案相比,所提出的可重构控制器结构可以达到相似的性能,但是设计和实现更加简单高效。     

同步动态随机存储器的控制器设计与实现

为了满足不同平台的需求,简化同步动态随机存储器(SDRAM)的控制器,采用现场可编程门阵列(FPGA)方法,给出一种SDRAM控制器设计方案。引入的仲裁机制可以用Verilog硬件描述语言编写,灵活性强,只需加以简单修改即可满足不同需求。仿真结果表明,采用基于FPGA设计的SDRAM控制器能很好完成规定读写操作。     

U-boot中自动检测内存容量机制的设计

目前U-boot无法自动检测硬件系统的实际内存大小,需要预先进行手工配置,增加了U-boot的移植难度。针对这一问题设计了自动检测内存容量的机制,先假设内存大小再进行配置和检测,然后根据硬件反馈的信息进行验证并重新配置。自动检测内存容量机制在基于S3C6410的开发板OK6410上进行了验证,结果表明该机制有效可行,并且实现该机制的代码只需要不到1 k字节的存储空间。     

一种基于I/O密集型工作负载的智能磁盘架构的研究

嵌入式处理器或智能磁盘与它们的网络接口控制器实际上被视为磁盘上的存储和二级存储的处理单元,当今较大的I/O密集型工作负载的数据大小和访问模式要求其处理与存储容量增加功率表的架构。基于这一问题,研究探讨了智能磁盘的分布式存储架构。实验结果显示,分布式智能磁盘系统具有理想的可扩展性,而且能够有效地处理I/O密集型工作负载。     

用于1553总线控制器的存储管理单元设计

从消息队列的数据存储结构定义、存储空间规划和控制过程设计三方面讨论了MIL-STD-1553/1773总线控制器的设计实现。在总线控制器的模块化设计方案中,这三个方面构成了总线控制器的核心模块——存储管理单元,应用该方案可实现具有多消息自动处理功能的总线控制器。     

智能小区抄表系统楼宇集中控制器的开发研究

在小区的每栋楼内设置楼宇集中控制器负责采集用户的耗能量,并将数据分类保存到数据存储单元.楼宇集中控制器和现场数据采集器之间的数据通信是利用CAN总线技术.和上位机之间的数据通信采用了GPRS技术.考虑到采集数据的容量和保存的可靠性采用FM1808铁电存储器.为提高系统的抗干扰能力,硬件方面采取了光电耦合、高频通路、放置去耦电容等措施,软件方面采取了利用DSl2887时钟芯片每隔500ms将自动复住微控制器.     

FusionCache: 采用闪存的iSCSI存储端融合缓存机制

针对原生的iSCSI目标端控制器缺乏独立的缓存模块问题,为了进一步提高存储区域网的整体性能,在iSCSI target软件中引入了一种基于闪存的融合缓存机制FusionCache.FusionCache利用闪存和DRAM组成统一的融合缓存架构,闪存充当DRAM的扩展空间,DRAM分为缓存块元数据区和前端缓存区.元数据区基于基数树管理缓存块元数据,用于加速缓存块的查找;前端缓存区基于回归拟合统计并预测缓存块访问热度,并吸收大量写入对闪存带来的冲击,只允许热点数据进入闪存.FusionCache采用改进的LRU算法对缓存块进行替换,并且在写回过程中考虑iSCSI会话状态.实验结果表明:FusionCache能降低对后端磁盘设备的访问频率,提高I/O响应的速度和吞吐.与只采用DRAM的缓存机制以及原生iSCSI target相比,FusionCache的I/O访问延时分别降低了33%和60%,吞吐分别提高了25%和54%;相较于Facebook提出的Flashcache机制,FusionCache的吞吐性能提高了18%,延时降低了27%;FusionCache还具有良好的读缓存命中率;此外,FusionCache能够减少闪存的写入次数,提高闪存使用寿命.FusionCache提供良好的网络存储效率,并且降低了使用成本.     

基于DDR2 SDRAM的短周期存储方法

为了实现某高速实时系统中的大量数据存储需求,提出了一种基于双倍速率同步动态随机存储器的短周期存储方法.概述了双倍速率同步动态随机存储器控制器的读、写操作基本原理.为了解决数据持续性交替读入和写出存储器且存取顺序不一致的实际问题,设计了一种短周期存储方法.按照数据存取方式的不同可分为单次突发和多次突发2种模式,其中少行多列的存储结构可使多次突发模式下短周期读写速度进一步提高.对基于双倍速率同步动态随机存储器的短周期存储方法进行了性能分析和功能仿真,结果表明,多次突发模式下的短周期存储方法可以少量的现场可编程门阵列片上存储资源和较高的数据读写速率实现存储需求.     

基于FPGA的高速数据采集控制技术的研究

传统的数据采集一般都是基于CPU控制下的A/D转换及数据存储技术. 由于受到CPU指令执行时序的限制,这种控制模式很难突破1 MHz以上的数据采样速率. 本文介绍一种基于FPGA的高速A/D转换、数据采集、存储控制技术. 数据采集系统采用ALTERA公司的FPGA芯片EP4CE6E22C8N为控制器,产生高速A/D转换器及大容量SDRAM存储器工作所需要的控制时序信号,对采集速率可达100 MHz的高速A/D转换芯片AD9283进行采样控制及快速缓存处理. 整个设计在QuartusⅡ与KeilC-51平台下,运用Verilog语言及C语言描述软件编程,正确实现了AD9283转换的工作时序控制及采样的数据存储处理.     

基于FAS466存储系统的DMA控制器设计

为了满足高帧频、大面阵CCD相机数字视频实时存储要求,设计出基于SCSI协议处理器-FAS466,脱离计算机平台的图像数据直接存储系统。利用VerilogHDL语言对FPGA芯片编程实现外部微处理器及DMA控制器功能,从而协调SCSI协议处理器实现数据的存储。本文着重介绍了利用FPGA芯片设计DMA控制器。由于FPGA芯片的内部速度很高,因此与单独使用微处理器芯片及DMA控制器芯片相比,不仅使得系统设计更加灵活,传输性能更好及反应时间更快,而且减小了存储设备的体积。     

偏动式形状记忆合金驱动器系统建模与仿真

为了实现响应速度快、精度高的偏动式形状记忆合金驱动器控制系统,基于Kanaka-Liang提出的形状记忆合金材料一维本构关系建立了偏动式SMA驱动器的热动力学模型.针对形状记忆合金材料的非线性迟滞特性,结合PID控制和模糊控制各自的优点,设计了一种模糊增益自调整PID复合控制器方案,并对偏动式形状记忆合金驱动器的响应特性进行了仿真.仿真结果表明,与PID控制器和模糊控制器相比,模糊增益自调整PID复合控制器具有响应快、超调小、适应性好等优点.模糊增益自调整PID控制策略完全能满足偏动式形状记忆合金驱动器对控制精度的要求.