基于Flash的CCD相机数据高速存储系统设计

针对光电经纬仪上的CCD相机产生的数据速度高、数据量大,提出了一种以FPGA为控制核心,固态存储器Flash为存储介质的高速、大容量存储阵列.FPGA对Flash存储器阵列的读写和擦除等进行时序控制,通过采用FIFO技术、并行扩展和流水线技术成功实现了用低速存储器Flash可靠存储高速实时数据的目的,存储完毕的数据可以通过USB接口和主机进行数据交换.     

一种基于分段存储的三维映射方法

三维波形映射技术提高了数字示波器的波形捕获率,但死区时间仍然广泛存在。提出了一种"分段存储集中映射"三维成像方法。根据时基将高速大容量动态存储器(DDR3 SDRAM)分成多段存储区域,连续存储多幅具有相同触发条件的波形,将DDR3 SDRAM中的多幅波形集中映射。基于双口RAM的快速波形映射技术和多路并行映射技术大大缩短了映射时间,在保证高波形捕获率的同时实现了数据的海量存储,使整个DDR3 SDRAM存储的波形时间范围内实现了无缝采集。通过建立数学模型证明了该系统能在更短时间内捕获到异常波形,双脉冲测试法测出该系统的最高捕获率为6 250 000 wfms/s,经过分析得出系统死区时间比为43.86%。     

超高速多体并行存储单元设计

介绍了一种改进型超高速多体并行存储单元实现方案,采用本方案只需使用简单的外围电路的１５ｎｓ的主流存储器即可使数据吞吐率超过１００ＭＨｚ。本方案具有性能价格比高,工程实现容易,工作稳定可靠等特点。     

一种新型高速大容量非易失性数据采集系统

提出了一种多通道非易失性高速实时大容量数据采集系统的解决方案。该方案采用并行SDRAM和FLASH作为存储介质,利用DSP、FPGA技术,实现了在每通道10MHz采样率下、4通道的实时采样,并满足了系统数据非易失和循环存储的要求。     

传输触发架构的可编程神经网络处理器设计

卷积神经网络算法存在着算法结构多样和数据交换计算量大的问题．为此,提出了一种基于传输触发体系架构的可编程卷积神经网络处理器．系统采用多通道直接存储器访问通道、多端口存储器和专用池化数据通道组成数据传输网络解决了数据交换问题．实验表明,该系统在实现卷积神经网络的加速计算方面,虽然吞吐速率比并行流水线方案慢11%,但与之相比具备可编程、适应不同神经网络的特性,节省了46.5%硬件乘法器资源,比其他非流水线实现方案吞吐速率至少快40%．该方案具有系统并行度大、可编程、可在线配置和处理速度较高的特点．     

基于FPGA的门禁摄像采集与实时显示系统

设计一个基于FPGA的智能家居门禁视频显示平台。系统以FPGA开发板为核心,联合ov5640摄像头、SDRAM存储器和LCD液晶屏,构建实时显示的摄像采集系统;实现对ov5640摄像头、SDRAM存储器、LCD液晶屏的驱动设计;通过对初始视频流的捕捉,异步fifo控制,将视频流数据缓存于SDRAM芯片中,最后在LCD液晶屏上显示出彩色图像,达到实时监控的目的。经过现场使用证明,该系统稳定精确,高速便捷,具有较高的实用性和经济价值。     

分组交换中一种存储管理方案的设计与实现

针对分组交换网络中如何对数据缓存及对大量的多播数据存储与释放等问题,设计了一个存储管理电路。设计中使用链表的方式对两组并行输入的总线数据及数据地址进行有效管理;同时通过提取及消耗多播数,解决对网络中大量多播数据的存储和释放问题。使用5个存储器对两组总线32个端口的数据、数据地址、多播数等信息进行缓存。电路设计的仿真与综合结果表明,该存储管理电路满足对高速分组交换网中存储转发所需缓存管理的要求。     

基于优先级调度的高速大容量FIFO缓存设计

针对甚长基线干涉测量(very long baseline interferometry,VL-BI)数据采集记录系统对高速大容量先进先出(first in first out,FIFO)缓存的需求以及现有解决方案的不足,提出了一种基于优先级调度的高速大容量FIFO缓存设计方案:设计将同步动态随机存储器(synchronous dynamic random access memory,SDRAM)划分成环形缓存链,并依据提出的设计参考原则,合理分配任务量和设定优先级判据,通过任务号的管理,实现了一个标准的高速大容量异步FIFO缓存。性能测试结果表明,该设计融合了时分法和多体法的优点,面积开销小,实时性强,最高持续读写速度达680MB/s,容量利用率近100%。     

微型弹载冲击信号记录仪设计

针对炮弹在发射及侵彻过程中对高速冲击信号测量的需求,设计了一种基于eMMC存储器的微型弹载冲击信号记录仪.该记录仪以FPGA为主控芯片控制高速A/D转换器,实现4路冲击传感器信号的高速采集,并通过SRAM缓存后写入eMMC存储单元.记录仪可实现4路10 MS/s采样速率的模拟信号采集,并可将80 MB/s的数据实时存储,同时其具有体积小、功耗低等优点,有利于抗高过载防护.试验结果表明,该记录仪能够完整记录30 000 g左右峰值、 22μs脉宽高速冲击信号波形,测试误差仅为5.36%,能够满足高速冲击信号测量精度要求.     

基于FPGA的高速多通道实时同步采集传输系统的设计与实现

鉴于传统的多导联脑电图机双核控制采集系统中主控器ARM与SDRAM及FPGA的通讯流程繁琐重复,传输效率低,数据吞吐量小等缺陷,提出了一种基于FPGA的高速多通道实时同步采集系统方案,将缓存SDRAM交由FPGA控制并通过程序将其"内部FIFO化",通过SDRAM前后两对FIFO的乒乓操作实现SDRAM的异步时钟同时读写,保证FPGA与ARM接口处数据的不间断,并通过简洁严谨的并行接口协议实现FPGA和ARM的高效率通信,最终将FPGA和SDRAM从物理上等效成一块"可自动采集数据的SDRAM".测试表明,该方案避免了数据转移过程中的重复拷贝以及数据转移复杂的操作缺陷,提高数据吞吐量以及转移速率,满足了256导联脑电图的各项设计指标,采样频率可达20 kHz,甚至更高.     

高速多通道CCD信号并行处理系统

为解决目前很多高速CCD（Charge Coupled Device）应用系统数据输出路数多,数据率高的问题,提出一种并行处理高速多通道CCD信号的系统架构,阐述了该系统的架构组成和实现方案,并对设计要点进行了分析。该系统采用FPGA（Filed Programmble Gate Array）,时分复用,LVDS（Low Voltage Differential Signal）和SCSI（Small Computer System Interface）存储等技术。研究结果表明,该设计具有较好的稳定性,灵活性和通用性等,并已成功应用于某8通道高速TDICCD（Time Delay Integration Charge Couple Device）成像系统的设计中,数据率高达1.28 Gbit/s。     

高速CCD数字视频采集和并行存储技术

为满足高帧频、大阵列CCD数据采集存储的要求,在分析了SCSI直接存储的基础上,提出了缓冲并行预处理和SCSI硬盘直接存储阵列技术相结合的采集和存储方案.该方案先将高速CCD图像数据进行多FIFO环形缓冲,然后利用SCSI直接存储系统并行存入SCSI硬盘阵列.此方案能够有效地提高存储速度,并使存储速度达到100 MB/s.     

基于FPGA的自适应LMS算法的实现

为了高速实现自适应算法,在分析了自适应LMS算法结构的基础上,采用了基于流水线操作和并行结构的自适应LMS算法的FPGA设计方法。利用带嵌入式存储块的FPGA,采用模块化的设计思想,实现了算法设计。整个系统包括存储模块、权值计算模块、调整误差计算模块和总控制模块4部分。当权值数较多时,在采用流水线操作的基础上,引入了并行结构设计,满足实时性的要求。仿真结果表明,该方案是十分有效的。     

FPGA的AES高速处理模型设计

为了提高AES的处理速度,提出了AES的全流水线设计思想.通过对全流水线路径上相应MEM资源和逻辑资源的深入分析,找出制约数据块工作效率的因素,采用双通道运算模型,创建各流水线节点的高速模型,实现AES的全流水线设计.实验结果表明:在EP4CE40F29C8的FPGA芯片上执行AES加解密运算,其吞吐量达到7.2 Gbps.在全流水线架构下,双通道的设计思想使得流水线上的所有数据块处于高效工作状态,系统在低成本的前提下实现了性能的大幅提高.     

一种基于总线令牌的多DSP并行信号处理系统

首先简要介绍了共享总线式系统和分布式系统两种多DSP并行信号处理系统的特点,之后提出了一种共享总线式系统的设计方案,该系统通过多DSP互联并共享大容量存储器达到了高速实时信号处理所需要的运算和吞吐能力要求,同时通过总线令牌设计有效的解决了各DSP在访问共享存储器时产生的总线竞争问题。     

基于分散内存式多处理器系统的延迟判断式投机执行并行处理方式的提案

针对并行计算机进行并行处理时条件分支会影响程序并行性的问题，提出了一种基于分散内存系统的延迟判断式投机执行并行处理方式。这种并行处理方式有处理时间（overhead）短，对硬件依赖性小等优点。     

一种P2P分布式系统高可靠数据恢复模型

交叉存储和并行传输给出的数据失效模型,虽然达到了可靠存储、快速数据恢复的目标,但是其假定了下载速度随着并行传输数的增加呈现线性增长,其约束过于理想.提出一种基于并行传输策略、泊松分布理论和数据交换中心机制的数据恢复模型,模型引入非线性速度和函数,取消了对物理网络并行传输速度的假定与约束.从理论上分析了各种参数对数据恢复模型性能的影响.实验结果与理论分析一致,模型在使用了与双副本相同存储空间和网络流量影响一致的前提下,有效地降低了数据的失效概率.     

基于不规则性的并行计算方法

为了有效使用异构多核架构强大的并行计算能力,根据硬件架构的特点重新组织数据并合理调度任务的执行是非常有必要的.提出一个基于不规则性的并行计算方法,是一个融合数据并行、任务并行、管道并行的多重并行计算方法,特别适合具有动态特征执行行为和不规则数据结构的复杂算法,能够在程序运行时根据存储局部性原则和单指令多数据流（SIMD）操作机制对任务执行进行基于优先级的动态调度和数据管理,能够最大限度地有效使用CPU和GPU的硬件计算资源和存储资源.实验结果表明,该方法能够提高图形并行绘制算法关于动态执行过程和不规则数据结构构造和维护的性能.     

星载多通道SAR的模糊特性研究

为解决星载SAR的高分辨率和宽测绘带之间存在的矛盾,引入了多通道模式．基于多通道SAR的工作原理,深入分析了多通道SAR模糊信号的来源;从子带滤波和多通道重构的角度,提出多通道SAR的方位模糊计算方法,最后给出了仿真实例．仿真结果表明,该方法能够有效应用于星载多通道SAR设计中,指导选择合适的脉冲重复频率,以降低方位模糊和距离模糊．