模的Grbner基理论及在纠错码译码中的应用

针对如何提高纠错码译码过程中的效率问题,讨论了利用模的Grbner基理论计算纠错码中错误位置和错误值。计算过程中,首先将译码过程中关键方程的求解问题化为不同偏序下模的Grbner基的计算,然后利用一种偏序关系下已知的Grbner基计算另一种序下的Grbner基以得到错位及错误图样。该方法可以将错位多项式和错误值多项式同时求出。基于模的Grbner基理论的译码方法适用于二进制及多进制循环码的译码问题,并有助于提高译码的性能。     

模的Gr-bner基理论及在纠错码译码中的应用

针对如何提高纠错码译码过程中的效率问题,讨论了利用模的Gr-bner基理论计算纠错码中错误位置和错误值。计算过程中,首先将译码过程中关键方程的求解问题化为不同偏序下模的Gr-bner基的计算,然后利用一种偏序关系下已知的Gr-bner基计算另一种序下的Gr-bner基以得到错位及错误图样。该方法可以将错位多项式和错误值多项式同时求出。基于模的Gr-bner基理论的译码方法适用于二进制及多进制循环码的译码问题,并有助于提高译码的性能。     

Gr(o)bner基与联立方程式的解法

固定一个项序,利用Buchberger算法求多项式环s=C[3x1,x2,…,xn]上的理想Ⅰ的Gr(o)bner基.根据S上任意多项式f(x1,x2,…,xn)用Gr(o)bner基表示时其余项唯一的特点,将其应用到求解联立方程和求满足特定条件的多项式值等问题,从而得出Gr(o)bner基在求解多元非线性方程组方面的一个行之有效的方法,该方法为解决诸如此类数学建模问题开辟了一个新途径.     

四元数除环上多项式环的Gr(o)bner基的应用

利用四元数除环上多项式环的Gr(o)bner基理论得到了消元定理,利用消元定理给出求理想生成元的肖元算法,且该生成元是相对消元序的Gr(o)bner基;研究了多项式映射ψ的核Kerψ的Gr(o)bner基和给出算法来判定ψ是否是映上的.     

Grbner基与联立方程式的解法

固定一个项序,利用Buchberger算法求多项式环S=C[x1,x2,…,xn]上的理想I的Grbner基。根据S上任意多项式f(x1,x2,…,xn)用Grbner基表示时其余项唯一的特点,将其应用到求解联立方程和求满足特定条件的多项式值等问题,从而得出Grbner基在求解多元非线性方程组方面的一个行之有效的方法,该方法为解决诸如此类数学建模问题开辟了一个新途径。     

微分算子环的强既约Grbner基

为解决计算微分算子环中Grbner基的Buchberger算法与Insa-Pauer算法在某些情况下不能将Grbner基进一步简化的问题,K.Nabeshima给出了微分算子环的弱既约Grbner基的定义和算法,但弱既约Grbner基并不唯一.为此,给出了微分算子环的强既约Grbner基的定义及算法,并证明微分算子环的强既约Grbner基的存在性和唯一性.     

有限域上基于Grbner基的高级综合优化方法

提出了基于多项式符号代数的高级综合方法,并使用元件库中的元件构建多项式符号代数所表示的数据通路,计算出其Grbner基.利用Grbner基对多项式进行一些基本操作,例如,多变元多项式分解、最大公因式提取、库单元映射等,从而实现了有限域上的数据通路优化.最后进行了算法复杂性分析和实验,实验在SUN工作站上通过调用Maple10来完成,实验结果证实了本方法的有效性.     

线性变换下Grbner基的转换问题

Grbner基是符号计算中的基本工具之一,在许多实际问题中需要进行Grbner基的转换。讨论了经变元的线性变换φ:k[x_1,…,x_n]→k[x_1,…,x_n]后Grbner基的转换问题。证明了Grbner基在这种变换下保持基的性质。并证明了当变换矩阵为可经过行交换化为非退化上三角阵且变换后k[x_1,…,x_n]的序与原有序相容时,Grbner基经变换后仍保持Grbner基性质。     

基于改进型欧几里德算法的RS译码研究

为了简化数字电视译码电路的复杂性,提出一种改进型欧几里德算法。该算法利用多项式带余除法的相关推论,在关键方程中对错误值多项式进行巧妙的处理,这样可以方便地得到商式和余式,从而便于进行迭代。与传统欧几里德算法相比,该算法在求解关键方程的过程中能够更容易地得到错误值多项式和错误位置多项式,能减少硬件电路的复杂性,提高译码速度。     

数字电视信道传输中RS译码算法的研究及FPGA仿真

针对数字电视译码电路复杂,译码速度不高的特点,基于多项式带余除法的相关推论,提出一种改进型欧几里德算法.与传统欧几里德算法相比,该算法在求解关键方程的过程中能够较容易地得到错误值多项式和错误位置多项式,从而可以减少硬件电路的复杂性,提高译码速度.FPGA电路仿真结果表明该算法切实可行.