流水线技术在FPGA设计中的应用

本文讨论了在FPGA中设计流水线加法器、乘法器和16阶低通滤波器的设计方法,并以一个16阶低通FIR滤波器设计为例,对该方法设计的加法器、乘法器和滤波器进行性能对比,说明了给出的流水线方法能较好地提高运算速度.     

基于电流控制传送器的连续小波变换实现研究

提出了一种基于电流控制传送器(CCCII)实现电流模式带通滤波器和模拟乘法器电路,电路结构简单,使用的元器件较少,易于集成;同时还提出了基于电流控制传送器实现连续小波变换的方法,并用Pspice仿真证明了其理论可行性.     

可编程FIR数字滤波器的实现

本文论述可编程FIR数字滤波器的原理和实现。由于采用可编程RAM循环移位寄存器和时分单路存贮平方ROM乘法器,因而本滤波器可通过程控方式,在一定范围内快速调节单位取样响应的长度和权值,改变处理数据的速率,选择处理信号的形式(数字或模拟)等。本滤波器具有结构简单,硬件量少及使用灵活等特点,是一种多功能的通用滤波系统。     

改进的直接Ⅰ型IIR数字滤波器的DSP实现

数字信号处理(DSP)具有并行的硬件乘法器、流水线结构以及快速的片内存储器等资源,其技术广泛地应用于数字信号处理的各个领域.主要介绍用DSP处理器实现IIR数字滤波器的改进设计,结果表明,通过对IIR数字滤波器结构的改进,降低了量化误差,确保了输出波形的精确度,达到了预期效果.     

DSP上实现的卡尔曼滤波器

本文提出了跟踪运动物体的卡尔曼滤波器的完整设计过程.滤波器是在TMS320数字信号处理器(DSP)上实现的,和模拟结果比较,分析了滤波器的精度及量化误差的影响.尽管该滤波器是专用DSP构造的,但设计方法也适用于其它类型的DSP.该滤波器可以用来滤除运动物体位置测量信号中的噪声.对一个二维运动物体,单字长精度的滤波器带宽可达1.68kHz.     

基于FPGA对称型FIR滤波器的设计与实现

在基于FPGA的对称型FIR数字滤波器设计中,为了提高速度和运行效率,提出了使用线性相位结构和加法树乘法器的方法,并利用Altera公司的FPGA开发软件QuartusⅡ进行仿真实现.实验结果表明,该方法和传统的移位相加乘法器和直接结构的FIR滤波器相比,这种方式在性能上有着明显的优势,具有使用逻辑单元少,执行效率高的特点.可以在以后的设计中作为子模块使用.     

改进的直接I型IIR数字滤波器的DSP实现

数字信号处理(DSP)具有并行的硬件乘法器、流水线结构以及快速的片内存储器等资源,其技术广泛地应用于数字信号处理的各个领域.主要介绍用DSP处理器实现IIR数字滤波器的改进设计,结果表明,通过对IIR数字滤波器结构的改进,降低了量化误差,确保了输出波形的精确度,达到了预期效果.     

卡尔曼滤波在陀螺稳定吊舱控制中的应用

通过对当前流行的控制方法进行比较,采用变结构控制的原理对系统控制器进行设计.以典型的两轴四框架结构吊舱系统的内俯仰框架为控制对象,设计了一种基于Kalman滤波器的滑模变结构控制方案.当过程噪声和量测噪声较大时,针对不同形式的跟踪信号,对有无滤波器两种控制方案的跟踪效果进行了比较.仿真结果表明,采用基于Kalman滤波器的滑模变结构,系统的跟踪性能较没有Kalman滤波器的跟踪性能有明显的改善,提高了系统跟踪精度.     

强跟踪滤波器与卡尔曼滤波器对目标跟踪的比较

介绍了早期的卡尔曼滤波器和近期提出的强跟踪滤波器对匀速运动目标和机动性目标的跟踪情况．通过仿真，说明在信噪比较小的情况下强跟踪滤波器的目标跟踪性能优于卡尔曼滤波器的跟踪性能。     

几种面向弹道目标跟踪算法的性能评估

提出一种非线性滤波器性能的评估方法.在导弹系数未知的情况下,研究二维弹道目标动力学模型,推导相应的Cramer-Rao下界.分析扩展卡尔曼滤波器、无迹卡尔曼滤波器、积分卡尔曼滤波器和容积卡尔曼滤波器,基于推导出的Cramer-Rao下界,通过仿真实验比较这4种非线性滤波的性能.理论与实验结果表明,扩展卡尔曼滤波的实时性能最好,但跟踪精度较差;容积卡尔曼滤波器在跟踪的速度和精度方面都有较好的表现.     

S波段三次倍频器的CAD设计

基于倍频器在微波通信电路及系统中的广泛应用性和特殊性,对一种用于某工程的关键部件—S波段三次倍频器进行了设计与优化。其中主要用ADS中微波电路板设计软件及矩量法设计微带交指滤波器,并利用ADS进行谐波平衡法优化倍频器电路,而且对理论设计和实验结果进行了分析,测试表明实验和设计结果很好的吻合,完全满足倍频器的技术指标要求。     

Optimization methodology for the number of additions in multiplier

This paper presents a low-power design methodology for the multiplier, whose optimization specification is the number of operations of the adders inside synthesized multiplier. The implementation technique resolves the problem of the optimization logic being introduced into the optimized system, which exists in present low power design. It can reduce system power and area significantly without an additional logic, a declined system working efficiency and a declined calculation accuracy. After a radio-frequency circuit is optimized, FPGA test results show that logic utilization is reduced by 32.1％, total registers number is reduced by 33.1％, and total block memory bits utilization is reduced by 35.4％. The methodology has good performance in optimizing the system including large-scale multipliers, such as DSP, digital filter, etc.     

基于FPGA的CIC滤波器的设计

CIC（cascade integrator comb,CIC）滤波器是一种结构简单、规整,占用存储量小的滤波器,不需要乘法器,因此占用资源少、实现简单且速度高,是高分解速率滤波器的一种非常有效的结构,在高速抽取或插值系统中是非常有效的单元。介绍了一般CIC滤波器的结构,展示了组成CIC滤波器的2个基本单元,通过其传递函数分析CIC滤波器的本质意义 讨论了应用Hogenaur＂剪除＂理论解决CIC输出端产生的非运行时间溢出问题以及CIC滤波器在FPGA上的实现方法。     

Optimization methodology for the width of the fixed-point decimal multiplier

With the progress of design and fabrication in the semiconductor area, the chip scale and complexity are raised rapidly, and low-power design becomes a very important topic. This paper presents a low-power optimization methodology for the width of the fixed-point decimal multiplier, describes its principle and implementation, and verifies its optimization result by the FPGA test. On the methodological level, its optimization object is the width of the adders, which are inside the synthesized multiplier. On the circuit level, it resolves the problem of introducing the logic in the optimized system, which exists in the present low power design. The methodology has good performance in optimizing the system including large-scale multipliers, such as DSP, digital filter, etc.     

求非线性规划问题的一种非可行域方法

提出一种带滤子的QP-free非可行域方法,用来解满足不等式约束的非线性规划问题.此方法通过乘子函数和4-1线性互补函数构造一个等价于原约束问题的一阶KKT条件的非光滑方程组,并在此基础上给出解这个方城组的迭代算法.这个方法的每一步迭代都可以看作是对求KKT条件解的牛顿或拟牛顿迭代的扰动,在线性搜索时我们用到滤子方法.这个方法是可实行的且具有全局性,并且在适当的条件下我们还可以得到此方法的超线性收敛性.     

常系数乘法器的VLSI高效设计

符号数的正则表示(CSD)是一种用最少的非零比特位来表示符号数的编码技术。介绍了一种基于二进制补码数实现CSD编码的转换算法。通过采用多种优化技术，提出了基于CSD编码技术的常系数乘法器的VLSI高效设计。采用Venlog硬件描述语言实现了一组小波滤波器的乘法单元的RTL描述。在Xilinx ISE4．1环境下对设计进行了功能仿真、综合和FPGA原型实现。     

新型空气滤清器滤清效率的实验研究

原始设计的高速旋转自清洁式空气滤清器采用切向进口和轴向出口 .这种结构的滤清器滤清效率比较低 ,达不到最低滤清效率极限 .通过改进这种滤清器的进出口结构 ,采用蜗壳型式的进口和切向型式的出口 ,对滤清效率进行了实验研究 ,使滤清器的滤清效率超过了最低极限值 ,使这种新型滤清器可进行进一步实用性开发 .     

拉氏乘子法在广义变分原理和有限元素法中的应用

在弹塑性力学的广义变分原理的研究中,广泛应用Ｌａｇｒａｎｇｅ乘子法,我国学者对Ｌａｇｒａｎｇｅ乘子是否唯一的问题进行了有益的讨论。本文通过研究弹性力学的广义变分原理,讨论了从一个角度看问题,Ｌａｇｒａｎｇｅ乘子是唯一的,从另一个角度看问题,Ｌａｇｒａｎｇｅ乘子又是不唯一的,两种观点反映了同一事物的两个不同的侧面。通过研究有限元素法中的位移杂交的混合元模型和应力杂交的混合模型,论述了有时有某个局部区     

等式状态约束下的粒子滤波算法

针对具有等式状态约束的非线性高斯系统滤波问题,在粒子滤波过程中,通过投影方法将状态向量投影到状态约束子空间,利用拉格朗日乘子法求解修正后的状态向量.由于在粒子滤波算法中可以针对状态估计或者粒子集修正,因此,对应了两种能够处理等式状态约束的粒子滤波方法.新方法与常规粒子滤波算法相比滤波误差明显降低.仿真结果验证了新方法的...