SAR并行成像处理的研究

该文对SAR并行成像处理进行了深入研究,在串行成像算法的基础上,提出了SAR并行成像处理的一种粗粒度并行算法和一种混合FFT算法,并在国产曙光系列并行机上进行了实现,实验结果证实了该算法是有效的.     

无存储访问冲突的基2×K并行FFT架构

提出了一种无存储访问冲突的基2×K并行FFT架构.该架构通过并行地址产生算法,使K个基2蝶形运算单元同时读取或写入所需的2 K个操作数,达到平均每周期完成K个基2蝶式运算的处理能力.与已有的并行FFT架构相比,新架构地址产生电路简单,并且对于不同的K值,并行地址产生模块结构相同.在资源消耗方面,不考虑旋转因子,N点FFT处理器只需要3 N/2个存储单元.     

超高速DSP在SAR成像处理中的应用研究

本文在简单介绍合成孔径雷达（ＳＡ）成像原理的基础上,着重讨论了以高速数字信号处理器（ＤＳＰ）为核心的ＳＡＲ实时成像处理系统的硬件结构,分析了系统的主要性能指标并给出了该系统的实验测试结果。     

基于NVIDIA GPU 的机载SAR 实时成像处理算法CUDA 设计与实现

合成孔径雷达(SAR)成像处理的运算量较大,在基于中央处理器(Central Processing Unit, CPU)的工作站或服务器上一般需要耗费较长的时间,无法满足实时性要求。借助于通用并行计算架构(CUDA)编程架构,该文提出一种基于图形处理器(GPU)的SAR 成像处理算法实现方案。该方案解决了GPU 显存不足以容纳一景SAR 数据时数据处理环节与内存/显存间数据传输环节的并行化问题,并能够支持多GPU 设备的并行处理,充分利用了GPU设备的计算资源。在NVIDIA K20C 和INTEL E5645 上的测试表明,与传统基于GPU 的SAR 成像处理算法相比,该方案能够达到数十倍的速度提升,显著降低了处理设备的功耗,提高了处理设备的便携性,能够达到每秒约36兆采样点的实时处理速度。      

低功耗Clock-Gating技术在SAR实时成像处理中的应用

功耗问题在SAR实时成像系统中是不容忽视的。该文以实时成像系统中的输入分机为研究平台,测试了信号处理中常用芯片DSP,SBSRM,FPGA在采用Clock-gating技术前后,功耗的变化。通过大量的实验结果,验证了Clock-gating技术在SAR实时信号处理中的可行性,对降低SAR实时成像系统,尤其是星载实时成像系统的功耗有一定的指导意义。     

大点数FFT的工程案例

快速傅里叶变换(FFT)是数字信号处理课程中的重要知识点,该算法工程应用非常广泛。但FFT算法的推导过程比较复杂,学生不太容易深刻领会并灵活运用。本文以某型多频连续波雷达的数据处理为例,介绍如何利用16K缓存的芯片来实现128K点的FFT运算,通过实际工程案例来加深学生对FFT算法的理解,提高学生解决工程问题的能力。     

超高速DSP在机载SAR成像处理中的应用

本文首先简单介绍了合成孔径雷达(SAR)成像原理，并对以超高速数字信号处理器(DSP)为核心的机载合成孔径雷达实时成像处理系统的硬件结构作了描述。从理论上分折了该系统的主要性能指标并给出了该系统的实测结果，最后给出了机载合成孔径雷达原始数据的成像结果。     

用ADSP21062高速信号处理系统实现机载SAR实时成像处理器的方位向处理

机载SAR实时成像处理器可以在载机飞行的同时获得高分辨率的SAR图像,对于实时监测、军事侦察等应用具有重要意义。实时成像处理器就是用高速数字信号处理系统来实时地实现SAR的成像算法。该文介绍SAR实时成像处理器方位向处理部分的研制,该部分采用了自行开发的、基于ADSP21062的高速信号处理系统,8片ADSP21062被安排在4个并行处理通道中,具有960MFLOPS的峰值处理速度,优化的软件设计保证了硬件资源的利用效率。仿真测试和外场实验证明了该系统的设计是成功的。该文对方位向处理部分的实现原理、硬件结构、软件设计进行了详细介绍。     

低成本可调FFT处理器的超大规模集成电路设计

文章提出了一种以基-22／23为基础的流水线结构,用以实现低成本、超大规模集成电路（VLSI）的快速傅里叶变换（FFT）处理器设计。该处理器在减少普通复数乘法器级数的同时,通过单路延时反馈（SDF）存取方式,以最少的存储字来获得FFT结果。对于数据通路,我们采用了混合浮点的数据缩放方式,在保证信噪比的同时,降低了数据长...     

一种基于脉冲压缩的机载条带SAR重叠子孔径实时成像算法

该文提出了一种基于距离向脉冲压缩体制的机载条带SAR重叠子孔径(OSA)实时成像算法,可直接应用于未采用去斜接收技术的条带机载SAR实时成像处理系统。该算法在距离向采用脉冲压缩技术、方位向采用OSA信号处理方法,能够在成像过程中完成距离徙动校正并消除空变相位误差,得到条带模式下的高分辨率图像。首先分析了条带模式SAR几何关系,然后在脉冲压缩体制下建立了回波模型并对成像流程进行了详细的数学推导,最后对运算量、存储量与成像范围进行了计算分析,对点目标数据进行了仿真,利用实时处理平台对原始数据进行了成像,验证了算法的高时效性。      

星载SAR实时成像处理器的FPGA实现

本文提出了一种用FPGA实现星载合成孔径雷达实时成像处理器的方法,用来实现星载SAR的CS算法(或RMA算法).该实时成像处理器由7片Xilinx公司的商业FPGA实现,其中4片作为并行的处理单元;一片为CS因子的生成单元;一片为SDRAM控制单元;一片为系统的控制单元.该系统将流水处理和并行处理相结合,从而极大的减少了处理时间.同时根据算法各运算对数据的精度要求不同,将浮点运算和定点运算结合在一块,减少了硬件开销.该系统工作在100MHz时,33秒左右能完成16k*16k星载样本点的成像,并对加拿大Radarsat的雷达原始信号进行成像处理,成像质量能达到要求.     

闪存 LH28F160及基于 DSP的编程写入

FlashMemory是一种可以在线进行电擦写，并在掉电后信息不丢失的存储器，可广泛应用于外部存储系统中。文中介绍了SHARP公司的闪烁存储器LH28F160S5T的功能特点及工作状态，详细叙述了在TI公司的DSP TMS320C32PCM60仿真环境下，LH28F160S5T的硬件接口电路及软件编程方法。     

DSP实时处理平台的图像采集模块的设计

提出了一种DSP实时图像处理平台，并详细介绍了基于此平台的视频图像信号采集系统的设计。系统的开发采用了功能强大的视频解码芯片SAA7114H和可编程逻辑门阵列器件（CPID）。在实际应用中，该模块作为前端图像采集部分取得了良好的效果。     

图像信息处理机嵌入式实时系统软件设计方法

介绍了图像信息处理机的应用需求和特定的硬件结构,以该处理机实时操作系统和实时应用软件的设计方法为例,探讨了在强实时、多处理机系统中一种先进的设计方法-DARTS方法的设计思想和步骤.     

数字信号处理器第二讲实时DSP系统设计开发流程和DSP处理器开发工具简介

在设计需求规范,确定设计目标时,其实要解决二个方面的问题：即信号处理方面和非信号处理的问题。信号处理的问题包括：输入、输出结果特性的分析,DSP算法的确定,以及按要求对确定的性能指标在通用机上用高级语言编程仿真。非信号处理问题包括：应用环境、设备的可靠性指标,设备的可维护性,功耗、体积重量、成本、性能价格比等项目。     

无人机载SAR实时信号处理系统设计

针对合成孔径雷达实时成像处理中数据量大、数据吞吐率高、成像算法实现复杂等特点,设计了适合于无人机载SAR实时信号处理系统的硬件平台和实时信号处理算法流程。该信号处理系统包括一块带有AD采集功能的接口板和两块以TS201为核心处理器的信号处理板。考虑到实时性要求和无人机平台的不稳定性,设计了一种结合惯导和回波数据进行运动补偿的改进型RD成像算法。在无人机平台上成功稳定地实现大面积连续实时成像,证明信号处理系统稳定可靠,实时信号处理算法可行。     

The Design and Characterisation of an Optical VLSI Processor for Real Time Centroid Detection

The integration of photo-detectors onto a standard CMOS integrated circuit is presented. This device provides the optical front end for a real time centroid detection system to be used as part of a larger system for implementing a Shack-Hartmann wavefront sensor. A hardware emulation system containing a Field Programmable Gate Array is used to prototype suitable algorithms prior to IC fabrication. Data is presented on the performance of photodetectors and the ability to extract in real time a centroid coordinate.     

FPGA在SAR实时运动补偿系统中的应用

机载SAR要获得高分辨率的图像,必须保证天线波束的指向恒定.提出了一种基于FPGA与二维电扫相控阵天线实现SAR实时运动补偿的方案,并结合FPGA的特点采用了CORDIC算法做为超越函数处理模块.通过实时控制相控阵天线,实现了载机在姿态发生变化时依然保证波束稳定地指向测绘带中心,从而得到高分辨率的图像.     

国产高性能通用数字信号处理器的DEMO板设计

为了向用户演示高性能芯片BWDSP100,设计了一款DEMO板。通过该板可以向用户演示芯片的功能、性能等。板卡采用经典FPGA+DSP结构,处理功能强大,控制灵活。在设计过程中,贯彻以用户为中心的设计思想,不仅做到让用户使用方便,还要全面演示芯片。     

红外凝视成像系统弱点目标检测的实时实现

为了解决红外点目标检测算法的复杂性与系统实时性之间的矛盾,设计了一套基于DSP的实时处理硬件实施方案.首先,介绍了基于高性能DSP的实时处理系统的原理结构,在此基础上,从硬件和软件两方面提出了系统实时实现的关键技术,包括大容量图像数据的双缓冲交互访问机制、图像预处理算法的FPGA快速实现,以及基于多媒体指令集等技术的代码级优化策略.实践结果证明,优化后的实时处理实现方案有效地提高了系统的实时性和稳定性,能够满足红外点目标检测算法大数据量高速传输、复杂运算的实际需求.