基于实时解调的AIS信号侦察

针对日益增强的船舶自动识别系统（AIS）信号侦察需求,以实 时解调为主要侦察手段,结合采样数据存储,提出了一种通用的AIS信号侦察的FPGA设计方 案。通过乒乓操作、高精度计时器等设计,解决了AIS侦察的实时解调、标准时隙校准、高 精度时标等问题。试验结果验证了该设计的实用性。     

基于DSP和FPGA的电子侦察信号模拟器设计

针对某电子侦察设备的测试评估,文中提出一种基于DSP和FPGA电子侦察信号模拟器方案。该方案采用主控计算机设置电子侦察信号参数和命令,通过USB接口将参数和命令下发到波形控制DSP单元中,通过波形控制DSP先对接收到的数据进行完全解析并进行相应的处理,再将处理后的数据下发到基于高性能FPGA的全数字化信号波形合成器中,进而合成各种类型的电子侦察信号波形,从而实现了对某电子侦察设备所需电磁环境的模拟。     

一种高效侦探一体处理架构

提出一种高效侦探一体处理架构,可使用宽带侦察设备的部分子带实现雷达探测功能。利用侦察设备的宽带FFT检测功能对窄带信号进行高效下变频,实现侦察功能和雷达探测功能对宽带前端、宽带AD和部分FPGA的资源共享,对从事侦探一体设计的技术人员有一定参考价值。     

无人机多侦察载荷协同侦察效能评估

多侦察载荷协同侦察已经成为当前和未来无人侦察机主流工作方式。根据电子信号侦察设备、合成孔径雷达（SAR）和长焦距倾斜CCD相机3种机载侦察载荷的侦察特点,分析了影响机载多侦察载荷协同侦察效能的因素和指标,在各分项评估模型的基础上采用线性加权算法建立了无人机多侦察载荷的协同侦察效能模型。最后分别在不同强度的电子对抗环境下,对以上3种机载侦察载荷两两协同的侦察效能进行了计算和分析,验证了模型的可用性。     

高速宽带通信信号测向处理模块的设计与实现

针对紧凑型的宽带高速通信信号侦察测向应用需求,对相关干涉仪测向处理模块进行合理的采样率设计和算法优化,利用FPGA运算能力强的特点,在有限的硬件资源中实现了60MHz带宽的准实时测向处理,对提高侦察跳频等低截获概率信号的效能有重要意义.     

基于LVDS的存储测试系统的设计

针对空间侦察、地面观测及空间探测等遥感仪器产生的大量高速数据存储、传输问题,采用LVDS接口芯片接收将采集器件采集到的数据并转换为差分信号,然后将接收到的差分信号数据转换为TTL信号。最后由FPGA控制将数据写入FLASH存储器中,最终通过输出接口由计算机来读取存入存储器的数据。通过FPGA的功能编程和多级仿真以及系统的状态机仿真,表明该设计方案可行,能对被测信号实时精确的完成采集、传输、存储工作。     

信号解调器的FPGA硬件实现

在电子战侦察接收机中,需要硬件解调器对通信信号实时解调信息。本文以AM、SSB、和DPSK调制信号为例,研究了上述几种调制信号适合于在FPGA中硬件解调的方法,给出了数学模型,硬件实现框图,并讨论解决了数字增益控制、本地载波恢复、码元定时等工程实现中的技术难点。     

基于FPGA估计基带BPSK信号带宽

在电子侦察中由于没有先验知识,需要对其参数进行估计,而其中基带信号带宽也是重要参数之一.文章旨在通过利用FPGA的数字信号高速处理能力,验证其在盲估计信号参数方面的可行性.选取了典型的估计BPSK信号[1]带宽作为例子.通过利用FPGA实现一种简单的算法最终较快速的估计出TBPSK信号的带宽.     

基于FPGA的数字交换系统的设计与实现

本文提出了一种基于FPGA的数字交换机的实现方案。方案中利用FPGA对PCM信号进行处理,在FPGA内实现了话路交换、控制接口、时钟信号与信号音产生等主要功能,大大简化了硬件电路,并且较之传统方案具有明显优越的可扩展性。     

高效QAM信号解调设备的研制

根据高效QAM信号解调设备的功能指标、技术指标要求,采用ADC、FPGA、数字信号处理、单片机和数字解调等技术,实现对高效QAM信号的有效解调,满足了高质量的军事侦察和控守能力,解决了解调入锁门限高、误码率高、解调速率不能连续可调等解调关键难题。应用表明,高效调制信号控守能力明显增强,控守时间大大延长,情报生产能力进一步提高,推广应用前景广阔。     

一种基于DDS的QPSK调制器及其FPGA实现

根据现代通信系统设计全数字化的发展趋势和FPGA的广泛应用,提出了一种基于DDS技术、以FPGA为硬件载体的全数字QPSK调制器实现方案,并通过软件仿真和硬件测试验证了该方案的正确性和可行性.     

基于重叠联盟博弈的无人机侦察时间资源分配优化

在利用多无人机进行多目标侦察时，需要进行合理的任务分配。优化无人机资源与任务重要程度之间的关系，才能充分发挥多无人机侦察的优势。为了实现多无人机协同侦察时的时间资源分配优化，首先根据任务点和无人机的位置分布情况对多无人机进行预分配，然后对预分配后的空闲无人机进行协同时间资源优化。将空闲无人机协同时间资源分配问题建模为重叠联盟博弈模型，通过对所构建模型的求解，得出多无人机的协同侦察时间资源分配方案。仿真结果表明，优化时间资源后侦察系统的收益得到了提升。     

FPGA片上时钟发生器快速自校准方案

该文提出了一种新颖的基于频率-电压转换技术的锁相环(PLL)快速自校准方案,可用于FPGA片上时钟产生单元内使用多段调谐环形压控振荡器(VCO)的锁相环。文章详细讨论了校准电路及用作时钟发生器的锁相环关键模块的设计,并进行了整体仿真验证。仿真结果说明,系统能够在发生工艺偏差或者参考频率变化时进行快速自校准。该文设计的校准电路及时钟发生器以较低VCO增益获得较宽的频率调谐范围,并具有较快的锁定时间,适于在FPGA器件的片上时钟产生单元中应用。     

一种跳频MSK信号检测算法及FPGA实现

跳频最小移频键控(MSK)信号在军事通信中有着重要应用,针对通信侦察接收的需要,首先对跳频MSK信号的特征进行了分析,提出了在宽带接收条件下截获并识别跳频MSK信号的一种算法。采用软件无线电技术,提出一种便于数字化实现的方案,算法的主要部分采用现场可编程门阵列(FPGA)实现,具有快速实时、模块化的特点,对关键部分的具体实现进行了分析,并通过硬件测试验证了该方案的正确性和可行性。     

基于FPGA的低功耗高精度DPWM设计

提出了一种基于FPGA实现低功耗、高分辨力数字脉冲调制(DPWM)的设计方案。该方案在获得高分辨力DPWM的同时降低了对系统时钟频率的要求。该方法充分利用了数字时钟管理器(DCM)的倍频及移相功能,而且使DCM模块只在开关周期的1/16工作从而减少系统的功耗。在系统时钟频率为16 MHz,开关频率为1 MHz,实现了11位分辨力的DPWM并通过了FPGA对其的仿真及验证。     

基于FPGA的多功能数字钟设计

文中简要介绍了一种基于FPGA的多功能数字钟设计方案。在实现数字钟计时、校时和整点报时等基本功能的基础上增加世界时钟功能,能够将北京时间快速转换为格林威治标准时。该方案采用VHDL和原理图相结合的设计输入方式,在QuartusⅡ开发环境下完成设计、编译和仿真,并在FPGA硬件开发板上进行测试,实验证明该设计方案切实可行,对FPGA的应用和数字钟的设计具有一定参考价值。     

基于FPGA的数字日历设计

介绍了一种基于FPGA的数字日历设计方案,采用VHDL语言编程设计了一个具有年、月、日、星期、时、分、秒计时显示功能,时间调整功能和整点报时功能的数字日历。采用VHDL和原理图相结合的设计输入方式,在QuartusⅡ开发环境下完成设计、编译和仿真,并下载到FPGA芯片EP1C3T144-3上进行结果验证。结果表明:该设计方案切实可行,对FPGA的应用和数字日历的设计具有一定参考价值。     

一种过零脉宽检测QPSK全数字解调器及其FPGA实现

根据现代通信系统中调制解调技术全数字化的发展趋势和FPGA的广泛应用,文章提出并实现了一种采用过零脉宽检测方法、以FPGA为硬件载体的全数字QPSK解调器实现方案,并通过软件仿真和硬件测试验证了该方案的正确性和可行性.