SoPC级双通道图像融合系统设计

针对多色焦平面探测系统的输出，实现像元级图像融合的前提是如何保证融合系统的高性能、微型化及低功耗。本文提出了一种基于Xilinx Virtex4系列FPGA实现双通道图像融合的SoPC方案，采用模块化设计，将图像处理过程按采集、非均匀性校正预处理、融合、输出等功能模块作分级流水，充分利用器件的高性能、高并行性、可深度流水等特点来保证处理的实时性；并结合仿真实验结果，从处理算法的选择、复杂度以及资源占用等方面，分析了在单片FPGA上完成双通道720×576×10bit图像流2f／s实时融合处理的可行性，估算了SoPC系统功耗和转换为ASIC芯片后的系统功耗。     

SoPC级双通道图像融合系统设计

针对多色焦平面探测系统的输出,实现像元级图像融合的前提是如何保证融合系统的高性能、微型化及低功耗.本文提出了一种基于XilinxVirtex4系列FPGA实现双通道图像融合的SoPC方案,采用模块化设计,将图像处理过程按采集、非均匀性校正预处理、融合、输出等功能模块作分级流水,充分利用器件的高性能、高并行性、可深度流水等特点来保证处理的实时性;并结合仿真实验结果,从处理算法的选择、复杂度以及资源占用等方面,分析了在单片FPGA上完成双通道720×576×10 bit图像流2f/s实时融合处理的可行性,估算了SoPC系统功耗和转换为ASIC芯片后的系统功耗.     

基于FPGA的多分辨图像融合系统实时实现的研究

文章在分析了主流的Laplacian金字塔多分辨图像融合算法处理特点的基础上，介绍了基于FPGA的实时实现方法，给出了滤波、插值、延时、融合等算法模块的参数化设计方案及其并行处理流水线的细分和优化技术，分析了各个模块的资源占用情况，可以在单片Xilinx V4SX35 FPGA上实现双通道720×576×10bit图像的3层Laplacian金字塔算法融合处理。实验结果显示，采用该方法设计的融合系统融合效果良好，处理延迟小，可以实现25f/s的实时融合处理。     

基于FPGA的多分辨图像融合系统实时实现的研究

文章在分析了主流的Laplacian金字塔多分辨图像融合算法处理特点的基础上，介绍了基于FPGA的实时实现方法，给出了滤波、插值、延时、融合等算法模块的参数化设计方案及其并行处理流水线的细分和优化技术，分析了各个模块的资源占用情况，可以在单片Xilinx V4SX35 FPGA上实现双通道720×576×10bit图像的3层Laplacian金字塔算法融合处理。实验结果显示，采用该方法设计的融合系统融合效果良好，处理延迟小，可以实现25f／s的实时融合处理。     

基于FPGA的多分辨图像融合系统实时实现的研究

文章在分析了主流的Laplacian金字塔多分辨图像融合算法处理特点的基础上,介绍了基于FPGA的实时实现方法,给出了滤波、插值、延时、融合等算法模块的参数化设计方案及其并行处理流水线的细分和优化技术,分析了各个模块的资源占用情况,可以在单片Xilinx V4SX35 FPGA上实现双通道720×576×10 bit图像的3层Laplacian金字塔算法融合处理.实验结果显示,采用该方法设计的融合系统融合效果良好,处理延迟小,可以实现25f/s的实时融合处理.     

基于FPGA的可见光/红外双通道实时视频融合系统

在已有基于色彩传递的双通道自然感彩色视频图像融合算法及DSP实时处理平台的基础上,采用Xilinx公司的XC5VLX50T FPGA为核心处理器件,配以少量外围器件研制成基于FPGA的可见光/红外双路自然感彩色视频融合系统,可为观察者提供包含可见光/热红外信息的自然感彩色融合视频图像.系统输出图像色彩更接近自然,使得两...     

基于Nios的SoPC设计及其在DVB-C发射系统中的应用

首先阐述了基于Nios的SoPC(System on a Programmable Chip)设计的流程和特点,并结合开发实例,在FPGA开发平台上实现了基于Nios的DVB-C发射端信道处理系统的高性能、低成本的SoPC设计.讨论了相关的软硬件实现以及同步机制,最后完成了系统的板级验证和调试.     

基于SoPC的自感知运动图像采集系统设计

设计一种基于SoPC技术的自感知运动图像采集系统.该系统通过在FPGA芯片上配置采集控制电路和动态检测电路,可以实时捕捉外界场景运动变化,实现无人值守情况下有选择地采集并保存数据.由于主要控制电路集成在一个FPGA芯片上,该系统具有体积小,功耗低,设计灵活,可扩展性好等优点.     

一种基于DSP的小型集成化图像融合系统设计

提出了一种小型集成化的双通道实时图像融合系统的设计方案。该系统的核心处理 器选用了适合视频处理的TMS320DM642最新高性能定点DSP,利用了DM642的特点,尤其是可配置的视频接口实现与视频编码单元和解码单元的无缝连接,缩小了系统板级尺寸,降低了功耗和成本。文中详细叙述了系统工作流程、外接存储器接口设计、多电压供电电源模块设计与监测、视频数据流的传输与控制等组成单元的功能、原理。分析结果表明,该硬件平台为多种融合算法验证、产品设计和SOC芯片级实现奠定了坚实的基础。     

基于FPGA的红外焦平面实时图像处理系统

针对红外焦平面阵列(IRFPA)实时图像处理系统中的重要环节——IRFPA的非均匀性校正和红外图像的增强，提出了以FPGA为核心的红外焦平面成像实时处理系统。该系统能够实时完成校正系数的计算、IRFPA非均匀性校正、红外图像的增强及视频合成等功能。在FPGA中采用了并行处理结构和流水线技术，使系统的处理速度高达50M×12 bit/s，特别适用于大面阵、高帧频IRFPA实时图像处理。仅用一片FPGA完成所有的处理功能，使整个系统结构简单、体积小、功耗小，便于小型化。     

Total System Energy Minimization for Wireless Image Transmission

In this paper, we focus on the total-system-energy minimization of a wireless image transmission system including both digital and analog components. Traditionally, digital power consumption has been ignored in system design, since transmit power has been the most significant component. However, as we move to an era of pico-cell environments and as more complex signal processing algorithms are being used at higher data rates, the digital power consumption of these systems becomes an issue. We present an energy-optimized image transmission system for indoor wireless applications which exploits the variabilities in the image data and the wireless multipath channel by employing dynamic algorithm transformations and joint source-channel coding. The variability in the image data is characterized by the rate-distortion curve, and the variability in the channel characteristics is characterized by the path-loss and impulse response of the channel. The system hardware configuration space is characterized by the error-correction capability of the channel encoder/decoder, number of powered-up fingers in the RAKE receiver, and transmit power of the power amplifier. An optimization algorithm is utilized to obtain energy-optimal configurations subject to end-to-end performance constraints. The proposed design is tested over QCIF images, IMT-2000 channels and 0.18m, 2.5 V CMOS technology parameters. Simulation results over various images, various distances, two different channels, and two different rates show that the average energy savings in utilizing a total-system-energy minimization over a fixed system (designed for the worst image, the worst channel and the maximum distance) are 53.6% and 67.3%, respectively, for short-range (under 20 m) and long-range (over 20 m) systems.     

基于FPGA+SoPC的视频图像处理系统设计

随着信息科技技术的深入研究与应用,在很多行业领域都应用到视频图像。该文对视频图像处理系统设计分析与研究关键通过SoPC及FPGA两大处理技术。系统采用视频转换芯片SAA7113完成视频图像采集模块的设计,采用CY7C1049 SRAM完成图像数据的存储,设计VGA显示输出控制关联模块,同时重新修改了显示芯片具体运作形式的配置信息,相结合产生VGA具有控制能力的信号;参考VGA显示器的运行原则,实现了VGA帧一致性信号与接口水平的提升。     

基于FPGA视频和图像处理系统的FIFO缓存技术

通过研究视频图像处理和视频图像帧格式以及FIFO缓存技术,提出了基于FPGA的视频图像处理系统设计。该设计运用帧间差分法、同步FIFO缓存设计,有效避免了图像处理系统设计中亚稳态和异步信号处理等时序性难题,实现了视频图像序列的动态目标检测系统设计。ChipScope在线逻辑分析结果表明,所设计的系统具有实时的视频图像处理性能,与基于外接存储器缓存的系统设计相比较,稳定性更高,实时性更好,功耗更低。     

多模红外亚成像目标识别跟踪小型化智能系统

对多模红外亚成像目标识别与跟踪小型化智能系统设计进行了讨论,分析了多CPU并行工作模型,双模图像融合识别模型及高精度锁相成像,最优亚成像相位控制,小型化,多CPU资源共享,多CPU通信控制等多种优化技术,提出系统小型化设计方案,最后给出了基于专用快速低功耗TMS320C50DSP芯片和可编程逻辑器件XC95108的系统实现。系统具有对进行相位控制的红外玫瑰线连续一维扫描信号进行快速同步采集和方位转换,二维准致密图像快速识别与跟踪等功能。调试结果表明,系统成像稳定清晰,能实时进行图像目标认识与跟踪。     

基于FPGA的水平集图像分割算法加速器

水平集算法因其出色的性能,在图像分割领域中得到了广泛的应用。同时,与基于深度学习的图像分割算法相比,水平集算法不需要训练数据,大幅降低了数据标记带来的工作量。然而,目前水平集算法主要是基于软件开发,涉及大量复杂的计算,以及计算的多次迭代,导致较高的处理延时与功耗。为了加快水平集算法的处理速度和降低功耗,该文提出了一种基于FPGA的水平集图像分割算法加速器,其中包含4个设计创新点:任务级并行处理、图像分块像素级并行处理、全流水线处理架构、分时复用的梯度和散度算子处理。实验结果表明,与在CPU上执行的水平集算法相比,该文提出的硬件加速器处理速度提升10.7倍,功耗仅为2.2 W。     

Analogue CMOS prototype vision chip with prewitt edge processing

In this study, the design and realization of an analogue CMOS prototype vision chip with Prewitt edge processing is presented. The chip is designed with voltage and current mode and the main parts are one 16?×?16 pixel array, one pair of absolute value circuits and two transimpedance amplifiers. The technology process is TSMC 0.35???m. The edge processing is performed parallely on pixel level. The performance of the sensor comprises a processing time of 450?ns; optical dynamic range of 53?dB; power consumption at 30 frames per second of 1.5?mW; peak signal to noise ratio of 44?dB.     

高速红外图像数据采集系统的设计

在红外空空导弹中,红外成像系统在图像处理中所涉及的数据量大, 难以实现实时处理。针对这一问题,介绍了一种基于RapidIO和PCI--Express的高速红外图像数据采集系统,重点讨论了以高速串行总线的XMC底板和XMC接口板为框架结构的关键模块图像采集板卡的设计。该系统不仅具有双通道数据采集功能,还具有双通道数据播发功能。每通道的采集速率达到1.2 Gbps,码速率为0～400 M。该系统可实现高帧频红外图像的实时采集和显示。     

Design and Synthesis of a Multiprocessor System-on-Chip Architecture for Real-Time Biomedical Signal Processing in Gamma Cameras

MPSoC (Multi-Processor System-on-Chip) architecture is becoming increasingly used because it can provide designers much more opportunities to meet specific performance and power goals. In this paper, we propose an MPSoC architecture for implementing real-time signal processing in gamma camera. Based on a fully analysis of the characteristics of the application, we design several algorithms to optimize the systems in terms of processing speed, power consumption, and area costs etc. Two types of DSP core have been designed for the integral algorithm and the coordinate algorithm, the key parts of signal processing in a gamma camera. An interconnection synthesis algorithm is proposed to reduce the area cost of the Network-on-Chip. We implement our MPSoC architecture on FPGA, and synthesize DSP cores and Network-on-Chip using Synopsys Design Compiler with a UMC 0.18  \upmum\upmu\textrm m standard cell library. The results show that our technique can effectively accelerate the processing and satisfy the requirements of real-time signal processing for 256 × 256 image construction.