车站综合信息管理系统设计

车站综合信息管理系统总体设计包含了系统建设目标、开发环境、开发工具、系统构成、总体设计思想和模块设计。综合信息管理系统总体设计侧重描述了中心管理系统的功能和各个子模块之间的联系，并对各个模块作了简要的描述，具体各个模块的详细设计分成每个模块的设计文档。通信协议的定义放到中心通信模块中进行等技术设计问题，进行了讨论。     

模拟电子技术实验中采用模块式教学法

为了提高教学效率，我们选择了一些专业，在模拟电子技术实验课中尝试了一种新的教学方法─—模块式教学。就是将实验教学的内容分为若干模块，每一模块除规定基本要求和所化学时数外，对于实验进行的顺序、进度等不作具体要求，实验内容也可以有不同选择。例如“集成运放应用实验”，可先作线性应用，也可先作非线性应用；集成运算的电路可选做比例运算电路，也可选加法、减法运算电路。实验指导教师除了在每一模块实验开始时对实验基本要求和注意事项作重点指导外，不再对每个实验作具体讲解。这样，节约了实验时间，保证了实验过程的连贯…     

面向21世纪电工电子系列课程改革方案

本文介绍了哈工大非电类专业电工电子系列课程改革方案，首先列出了多学时、中学时、少学时的电工学教学计划，然后对实验教学采取三层次、五系列、多模块的改革作了具体阐述，最后对新的课程体系、教学内容的特点、方案出台的依据作了几点说明。     

智能测控节点的CAN总线实现及研究

介绍了基于CAN总线技术的智能测控节点设计。对CAN总线的特点、智能测控节点的功能模块组成、各模块的工作原理、软硬件设计作了介绍，尤其是对CAN通信模块的实现进行了较深入的探讨和详细的论述。     

基于uC linux嵌入式网络视频监控系统设计

网络视频监控系统能够实现多方位、分布式的远程监控,开放的Linux,以其优良的特性提供了嵌入式的开发系统平台。研究设计了嵌入式网络视频监控系统,进行了详细的硬件总体结构设计,分析了硬件各组成部分的具体功能。给出了基于B/S结构的软件总体结构,并对各软件模块作了说明。     

基于FPGA的数字输入式步进电机控制系统

本文介绍一种利用EDA技术，实现步进电机控制系统数字输入，达到了实现步进电机精确控制目的。并对该系统的结构、各模块功能以及程序设计优化、综合、仿真下载作了详细论述。     

基于ERP的印制电路板超能力首件制作管理系统研究

在PCB行业中超能力首件制作并不鲜见，对超能力订单的评审进行总结及超能力后继追加单的管制是非常有必要的。文章对超能力首件制作管理系统需求进行了分析，重点阐述了超能力首件制作系统各模块的功能，并提出最终实现系统化管理的目标。     

基于TMS320F206的电网数据处理板设计

介绍了基于DSP芯片TMS320F206的电网采样处理板的软、硬件设计方法，对硬件各模块电路的工作原理作了重点的讨论，同时给出了该电网数据处理板的主程序和中断处理程序流程图。     

移动通信系统中的波束转换智能天线设计

提出了在现有GSM移动通信系统中蜂窝基站采用波束转换智能天线的设计方案,对天线系统各组成部分如天线模块、收发射频模块、射频交换矩阵模块、高速扫描接收机等功能、作用、信号关系、设计要点作了探讨。若将各相邻小区配置波束转换智能天线,可有效提高网络的载噪比。     

嵌入式计算机模块PC104在工程中的应用

介绍了嵌入式PC104模块的性能及特点，并对几种常用功能模块的应用作了介绍，对SUPERDX2模块的键盘扩展功能作了描述。     

一种基于多应用智能卡的MMB—CAS支付模型

针对如何在移动多媒体广播条件接收系统(MMB-CAS)中实现电子支付功能,提出了一种基于多应用智能卡的卡内多应用模型及系统支付模型,对模型的关键技术及系统的安全性进行了研究,给出系统支付流程,该模型通过合理设计卡内解密、解扰及电子钱包模块,在满足条件接收的同时,能够实现电子支付功能,符合机卡分离标准。     

基于STM32的无线门禁控制系统设计

本文设计了一套无线门禁控制系统,主要包括STM32最小控制系统、tft液晶显示模块、矩阵按键模块、无线wifi控制模块、门锁电控模块、系统电源模块、基于安卓系统的手机APP等。系统通过管理员在APP中输入需要开锁的实验室门号后,点击开锁按钮,手机APP通过wifi将开锁信号发送到从机系统控制模块,控制模块接收到开锁命令后,驱动门锁电控系统打开电控锁。     

基于国产芯片的E1接口重构技术研究与实现

接入路由器中接入板的FPGA和CPU等关键元器件采用国产化芯片,控制数据和业务数据分布式协同处理,同时对板卡进行模块化设计,使得更改接口模块和加载不同程序实现设备的静态重构。采用两片FPGA既能弥补国产芯片性能的不足,也使得不同接入板数据处理模块易于隔离。介绍了接入板的整体设计思路、所要解决的问题和软硬件设计方案,并对CPU、FPGA和接口模块间的通道进行配置。经过测试,E1板卡能很好的完成数据的收发处理。     

一种带EOC网管功能的新型ONU模块设计

因为传统的ONU和EOC网管单元都是分开设计的,硬件上采用两套不同的CPU管理芯片,存在网管成本高的问题,所以该文介绍了一种集成EOC网管功能的ONU模块。该ONU协议芯片采用高通公司的OPL-06750,它是一款内部集成32位MIPS24KEcTM内核的微处理器,结合高通公司的AR8327千兆交换芯片可以构建传统千兆ONU模块,同时通过在软件上采用ONU、EOC网管双进程设计的方法可以统一地管理ONU和EOC网络设备,省去了EOC网管单元CPU。该模块具有成本低廉、性能稳定、配置维护灵活的特点,适用于广电运营商的EPON+EOC双向网改造。该文给出了ONU模块的硬件组成框图和ONU、EOC设备拓扑关联的软件流程。     

PPP(点对点协议)的实现

对远程接入服务器中的PPP所涉及的问题进行了深入的探讨,讨论了异步数据链路控制、参数协商、数据封装及PPP管理实体、内部事务处理等模块的实现方案.     

EPON中点到点LAN和共享LAN的仿真技术

IEEE802.3ahEFM工作组正在研究以太网无源光网络（EPON），文章首先介绍了两种方法，分别将EPON仿真成若干个点到点局域网（LAN）的集合和仿真成共享LAN，然后主要介绍了在媒体接入控制（MAC）控制层中使用ULSLE模块的方法，利用ULSLE模块，可以在一个共享LAN仿真中提供点到点的通信能力。     

基于USB KEY和BIOS的TPM故障解决方案

目前的可信计算研究方案,比较多地强调应用TPM模块,但对TPM模块自身的可靠性和稳定性等考虑的较少,若TPM发生故障,则整个系统就无法正常工作,同时用户的一些重要信息也不能恢复。文中提出了一种基于USB KEY和BIOS的安全解决方案,当TPM故障时,调用禁用TPM模块,使TPM进入功能禁用状态,不进行度量操作,计算机进入非可信工作模式;在启动过程中,利用USB KEY和访问控制模块,实现在BIOS层的身份认证;利用保存在USB KEY里的相关密钥,恢复用户的一些重要信息。     

基于OFDM-MSFH系统的全部载波接入方法的研究

本文根据MB-OFDM-UWB系统的特点,提出了将OFDM技术和MSFH(多级跳频)技术结合的全部载波多址接入方案.该多址方案有二级构成,其中前一级使用OFDM,设计时参考了Multi-band OFDM Physical Proposal for IEEE 802.15 TaskGroup3a中的物理层建议,后一级采用跳频模块,并将基于余数域的多级跳频图案应用到该多址方案中,不仅大大减小了多用户碰撞的概率,而且有利于超宽带信号的生成.理论分析和仿真结果表明,基于OFDM和多级跳频结构的全部载波多址接入方案在系统容量、误比特率性能、抗干扰等方面具有诸多的优势.在8用户情况下,当系统误比特率为10~(-2)时,基于该结构的全载波方案比TH-PPM多址方案改善信噪比5dB左右.     

Configurable Data Memory for Multimedia Processing

In modern multimedia applications, memory bottleneck can be alleviated with special stride data accesses. Data elements in stride access can be retrieved in parallel with parallel memories, in which the idea is to increase memory bandwidth with several memory modules working in parallel and feed the processor with only necessary data. Arbitrary stride access capability with interleaved memories is described in previous research where the skewing scheme is changed at run time according to the currently used stride. This paper presents the improved schemes which are adapted to parallel memories. The proposed novel parallel memory implementation allows conflict free accesses with all the constant strides which has not been possible in prior application specific parallel memories. Moreover, the possible access locations are unrestricted and the accessed data element count equals to the number of memory modules. Timing and area estimates are given for Altera Stratix FPGA and 0.18 micrometer CMOS process with memory module count from 2 to 32. The FPGA results show 129 MHz clock frequency for a system with 16 memory modules when read and write latencies are 3 and 2 clock cycles, respectively. The complexity of the proposed system is shown to be a trade-off between application specific and highly configurable parallel memory system.     

DVB通用接口和基于它的条件接收模块的设计

介绍了DVB机顶盒的基本结构以及通用接口的产生和规范。重点论述了通用接口的结构和各部分的功能 ,并且提出了基于通用接口的标准机顶盒系统结构和条件接收模块的基本框架。最后介绍了DVB通用接口的部分其他应用 ,指出了它广阔的应用前景