改善阻带特性的LTCC平衡带通滤波器设计

提出了一种基于LTCC(Low Temperature Co-fired Ceramic)技术的平衡带通滤波器,利用输入端和输出端之间的反馈电容产生两个传输零点提高了阻带的衰减性能,同时获得了陡峭的过渡带。该滤波器同时有滤波和平衡两个输出信号的功能,滤波器外形尺寸为2.0mm×1.25 mm×0.9 mm,中心频率为2.45 GHz,带宽为100 MHz的平衡带通滤波器,通带内损耗小于4 dB,在880～990 MHz之间最小衰减为51 dB且有较好的相位差和幅度平衡。     

附加传输零点的层叠式LTCC带通滤波器设计

利用Ansoft Designer和Ansoft Hfss软件,协同设计带有两个传输零点的LTCC层叠式带通滤波器.滤波器采用集总电容C和集总电感L实现,其尺寸20 mm×8 mm×1.2 mm.通过在各谐振单元之间引入耦合,滤波器在阻带低端和高端共产生两个传输零点,从而有效提高了滤波器带外衰减特性.实际测试表明滤波器通频带内插损小于2 dB,回波损耗大于20 dB,测试结果与仿真结果有很好的吻合.     

基于GaAs PHEMT工艺的Ka波段三通道开关滤波器

基于0.15μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计了一款22～42 GHz的宽带三通道开关滤波器芯片。该开关滤波器由单刀三掷开关、带通滤波器、控制电路构成。开关采用场效应晶体管(FET)串并结合结构实现。带通滤波器采用梳状结构，一端加载金属-绝缘体-金属(MIM)电容实现。芯片集成了2∶4线译码器作为控制电路，实现通道的选择和切换。芯片尺寸为3.0 mm×2.4 mm×0.1 mm。测试结果表明，三个通道的插入损耗均小于8.5 dB,带内回波损耗均小于-10 dB,带外衰减均大于40 dB。该开关滤波器芯片具有插入损耗小、隔离度高、集成度高、阻带宽的特点。     

基于双模开环谐振器的双频带滤波器设计

基于开环双模谐振器设计了一种双频带通滤波器,由两个中心重合的正方形开口环谐振器组成。分析该谐振器的奇偶模谐振频率与传输零点,每个通带内有两个谐振模式。该滤波器中心频率分别为4.5 GHz和6.5 GHz,3 dB相对带宽FBW分别为11%、5%,两通带带内插入损耗分别小于0.6 dB、1.4 dB,带内回波损耗分别优于19.5 dB、16.5 dB,高频处阻带抑制达到50 dB,两通带之间隔离度达到53 dB,尺寸仅为6 mm×11 mm×1.09 mm。     

C波段超宽带微型LTCC带通滤波器设计

基于低温共烧陶瓷(Low temperature co-fired ceramic,LTCC)技术设计了一款C波段超宽带、高抑制的带通滤波器,并通过LTCC技术对滤波器进行加工制作,满足了小体积、高性能、密集封装的应用需求。滤波器整体上采用了低通滤波器与高通滤波器串联的结构实现超宽通带,并引入传输零点来增加带外抑制,采用垂直叉指电容和双层螺旋电感来减少滤波器体积。最终实现的滤波器通带的中心频率为5.3 GHz,带宽为3 GHz,通带内插损小于0.8 dB,在DC～3 GHz处抑制达到了36 dB,在8～14 GHz处抑制达到了35 dB,通带回波损耗为12 dB。滤波器体积为：1.8 mm×1.0 mm×0.7 mm。     

基于LTCC改进型超宽带带通滤波器设计

介绍了一款基于LTCC的改进型超宽带带通滤波器。此款滤波器是在3阶并联短截线型带通滤波器基础上改进而来,由耦合连接线、并联短截线、单端短路并联耦合线三种基本单元组成。其中,引入耦合连接线有效地提高了带内性能与边带陡峭度,运用并联单端短路耦合线的零点性质,在上下边带分别增加了两个传输零点,大大提高了带外抑制。最终的滤波器带宽3.1~10.6GHz,通带插损小于1.5dB,驻波比优于1.5,带外衰减>30dB(0~2.4GHz、11.8~15.0GHz),尺寸仅为5.0mm×3.6mm×1.5mm。     

基于DGS 结构的微带岔线型带通滤波器设计

本文介绍了一种基于缺陷地结构(DGS)的微带岔线型宽带带通滤波器的设计过程。此滤波器以四分之一波长的开路枝节型带通滤波器为原型进行设计和改进,引入了微带岔线和DGS 结构,在增加通带带宽和阻带带宽的同时,使滤波器的带外谐波抑制和带内回波损耗得到了很大的改善。采用HFSS 三维场仿真软件进行S 参数的仿真,从仿真结果可 以看出,所设计的带通滤波器中心频率为11.5GHz,其3dB 相对带宽大于50%,带内插损小于0.3dB。此外,在1-6GHz的第一阻带内,滤波器的带外抑制大于20dB,最大抑制度为52dB;在15-24GHz 的第二阻带内滤波器的带外抑制大于20dB,最大抑制度为46dB。整个滤波器尺寸仅为12mm × 16mm。     

基片集成波导K波段平面滤波器研制

利用基片集成波导与传统矩形波导的等效关系,类比矩形波导滤波器理论设计方法,结合三维电磁仿真软件模拟和优化技术,快速设计了K波段基片集成波导带通滤波器。实物测试结果显示滤波器的中心频率为19.75GHz,相对带宽6%,通带内插入损耗为1 dB,带内反射系数小于–14 dB,体积小于6 cm×2 cm×1 cm。相比传统波导形式滤波器,本设计为平面结构,体积小、易于系统集成。     

一种基于协同仿真C频段大功率带通滤波器设计

针对接收机因发射机寄生输出引入干扰使系统无法正常工作的问题,需研制一种高功率带通滤波器,既要满足通带低损耗的传输又要对接收频带高的抑制度。滤波器传统设计方法包含大量理论计算和公式推导,整个设计过程非常繁琐。基于此问题,提出了一种场路协同设计大功率波导滤波器的方法,通过电路仿真软件Designer设计的滤波器得到带通滤波器的初值,再通过HFSS(High Frequency Structure)电磁仿真软件对初值进行优化仿真,最终完成了一种C频段高功率波导带通滤波器的设计。该大功率波导滤波器仿真结果很好地满足了设计目标,基于仿真结果,进行了小批量的加工。实测结果表明,该滤波器带内插损小于0.2 dB,驻波系数小于1.2,在5.1 GHz处阻带抑制度大于50 dB,整个滤波器的尺寸仅为240 mm×88.9 mm×63.5 mm。该大功率滤波器的实测结果与仿真结果有很好的吻合度,满足工程的设计要求。     

一种L波段多层低群延时滤波器设计

针对目前L波段滤波器体积大、群延时高、损耗大等问题,提出了一种L波段多层低群延时滤波器。通过选取高硅基作为衬底材料,采用多层交指结构的谐振器来降低带内群延时,减小体积。利用HFSS软件对滤波器展开建模与仿真。通过调整谐振器的参数,得到最佳设计方案。仿真结果表明,该滤波器的中心频率为1.5 GHz,带内插入损耗小于1.2 dB,带内群延时波动小于500 ps,在中心频率左右0.3 GHz处的带外抑制达到50 dB,滤波器尺寸较小,为8 mm×7 mm×1.5 mm。     

多传输零点LTCC带通滤波器的设计与实现

提出了一种阻带具有多个传输零点的带通滤波器设计方法,基于低温共烧陶瓷(LTCC)技术实现,可满足移动通信用滤波器小型化、高性能的要求。在电路设计中,通过改进滤波器谐振器结构,分别在阻带的低端近端、高端远端引入传输零点以提高带外抑制。借助三维仿真软件,进行指标、结构的仿真优化,设计并制作了一款尺寸为6 mm×3 mm×2 mm的LTCC滤波器,其中心频率f0=2.25 GHz,0.5 dB带宽不小于100 MHz,通带内损耗不大于1.8 dB,在1.33,1.78 GHz和二次谐波处均有传输零点。实测结果表明,该滤波器在阻带低端和二次谐波处有较好的抑制,因此其在移动通信系统中会有广泛应用。     

应用于WLAN／WiMAX的新型双模双通带微带滤波器

提出了一种新型应用于WLAN／WiMAX的对称T型开路支节加载的双模双通带滤波器,并对其进行了奇偶模分析,电场分布和电流分布分析。该滤波器的两个通带分别由奇模和偶模产生,且具有3个传输零点,带内插损分别为O．76dB／1．13dB,带内反射分别为-19．2dB／-15．1dB,在3．75—7．33GHz内,其衰减达到-20dB以下,具有高选择性和宽阻带的特性,且滤波器的卖测结果与仿真结果非常吻合。该双模滤波器具有非常小的尺寸,大小为14．03minx31．48mm,即0．15λg×0．34λg,所以该双模滤波器在工程领域非常具有应用价值。     

LC电调带通滤波器的设计

本文采用桥接网络法设计了一个LC电调带通滤波器,1dB通带连续可调范围为：110～125MHz至110～155MHz、体积为25mm×13mm×7mm。对桥接网络法的椭圆类型滤波器做了深一层研究,找到了提高其矩形系数及带外抑制的改进方法。     

基于QMSIW小型化带通滤波器设计

为有效减小X波段基片集成波导(SIW)滤波器的尺寸和插入损耗,提出了基于四分之一模基片集成波导(QMSIW)和共面波导(CPW)混合结构的小型化带通滤波器。为了提高滤波器的选择性和带外抑制,将两个CPW合并到两个级联的QMSIW谐振器中,由于两个CPW谐振器之间的耦合是电耦合,有助于产生两个传输零点,因而具有较高的选择性。该小型化滤波器尺寸仅为8.1 mm×15.4 mm,中心频率为8.7 GHz,相对带宽是16.1%,仿真测得插入损耗为0.83 dB,带外抑制大于40 dB。     

8千兆赫介质带通滤波器

本文描述了介质窄带带通滤波器的设计方法,介绍了8千兆赫圆柱形介质谐振器窄带滤波器.该滤波器的中心频率为8059兆赫,带宽为±25兆赫,通带插损分别小于0.5分贝(三谐振器)和0.8分贝(四谐振器),阻带衰减分别大于25分贝(三谐振器)和35分贝(四谐振器),通带内驻波特性,其反射损耗大于25分贝.     

波导带通滤波器与微带转换装置的设计

利用三维仿真软件HFSS首先设计了K波段7阶电感E面带通波导滤波器,以及波导-微带转换器.其中波导滤波器的中心频率为19 GHz,带宽为3 GHz,带内损耗小于0.1 dB,端口反射小于-20 dB;而波导-微带的转换器在16～20.8 GHz的带宽内端口反射小于-20 dB,带内损耗小于0.1 dB.然后将两者有效结合为一体,其工作带宽为17.5～20.5 GHz,带内损耗为0.3 dB,端口反射小于-15 dB,带外抑制小于-30 dB,可以满足实际系统应用的需求.     

A Miniaturized Bandwidth Reconfigurable Bandpass Chip Filter with Semi-lump ed Topology and GaAs pHEMT Technology

A miniaturized reconfigurable bandpass chip filter with semi-lumped topology and Gallium Arsenide pseudomorphic High electron mobility transistor (GaAs pHEMT) technology is proposed. Semi-lumped topology is employed to instead the traditional lumped inductor with microstrip transmission line, which can reduced the size of the tunable filter significantly. Three-order series and shunt resonated bandpass filter is implemented with shorted stubs and metal-insulator-metal capacitors. Two transmission zeros are introduced with the series resonator and the shunted GaAs FET. By tuning the gate bias circuit of the FET, the capacitance of the series resonator is changed and the bandwidth of the filter is adjusted correspondingly. An equivalent circuit model is developed to interpret the mechanism of the proposed filter circuit. A reconfigurable on chip filter sample operated at 10GHz is fabricated to validate the design. Two fractional bandwidth of 14.3％and 23.5％are tuned with bias voltage of the FET, while insertion loss of 2.4dB and 2.2dB are observed with the filter, respectively. The area of the chip filter is 0.86 × 0.96mm2 and is equivalent to an electrical length of 0.08 × 0.09λg2 at center frequency. Measurement results agree well with the simulation ones.     

Compact multilayer dual-band bandpass filter design using stepped impedance resonators

Compact dual-band bandpass filter (BPF) for the 5th generation mobile communication technology (5G) radio frequency (RF) front-end applications was presented based on multilayer stepped impedance resonators (SIRs). The multilayer dual-band SIR BPF can achieve high selectivity and four transmission zeros (TZs) near the passband edges by the quarter-wavelength tri-section SIRs. The multilayer dual-band SIR BPF is fabricated on a 3-layer FR-4 substrate with a compact dimension of 5.5 mm ×5.0 mm ×1.2 mm. The measured two passbands of themultilayer dual-band SIR BPF are 3.3 GHz -3.5 GHz and 4.8 GHz -5.0 GHz with insertion loss (IL) less than 2 dB respectively. Both measured and simulated results suggest that it is a possible candidate for the application of 5G RF front-end at sub-6 GHz frequency band.