低介电常数U组瓷料的试制

采用介电常数小而电气特性好的镁橄榄石瓷料为基料,用SrTiO_3作为温度系数调整剂,制得了相对介电常数为15,温度系数为-750×10~(-6)/℃的低介U组瓷料,该瓷料可用于制造小容量、大温度系数的热补偿高频电容器。     

高介电常数铁电瓷料的改性

<正> 随着电子工业的发展,对电子元件的小型化提出了更高的要求。国内许多生产企业已在低频高介电常数(ε=20000)瓷料方面作了大量的研究工作,并已实现了工业规模的生产。 目前,低频高介电常数瓷料大多是采用     

电子元件、组件

TM 53 97060413以srTi03为基电容器瓷料的研究/史伟,张沛霖,祝清亮(山东大学)Ij山东大学学报(自然科学版)一1997,32(2)、一174~178 通过对以srTi03为基瓷料配方和制造工艺的改进,得到了在一25℃~85℃的温度范围内,介电常数:大于2200,介电常数的温度稳定性较好的瓷料.图4参3(木)     

掺杂对(Ba0.92Sr0.08)TiO3基陶瓷性能的影响

以钛酸钡、二氧化钛、碳酸钠、氧化铋、五氧化二铌等为原料,在实验中碳酸钠,氧化铋在第一次配料中加入量较少的时候,对瓷料的半导化影响不大,实验证明提高了瓷料的居里温度,且升阻比也很高;当碳酸钠和氧化铋加入量增加时,瓷料变成了绝缘介质,介电常数高于1 500,最大的超过了8 000。     

CSBT-BNT-NT系高介瓷料α_ε系列化的研究

进行了具有高介电常数的 (Ca,Sr,Ba) Ti O3(CSBT) - Ba6 - 3x Nd8+ 2 x Ti1 8O5 4 (BNT) - Nd2 Ti2 O7(NT)系瓷料介电常数温度系数 (αε)系列化的研究 ,采用多相混合控制技术 ,按李赫涅德凯混合法则 ,调整该三元系瓷料αε系列。研制的瓷料介电性能 :εr=90～ 15 0 ;tgδ( 2 0℃ ,1 MHz) ≤ (0 .5～ 5 .0 )× 10 - 4 ;αc( - 2 5～ + 85℃ ) =((0～ - 75 0 )± 6 0 )× 10 - 6℃ - 1 ;ρv( 2 0℃ ,DC 1 0 0 V) ≥ 10 1 2 Ω· cm。     

钛酸锌镁介质陶瓷的制备与介电性能

采用固相合成法制备了Mg0.22Zn0.78TiO3(简称MZT)化合物陶瓷粉体,研究了烧结助剂及Ca O掺杂对MZT介质陶瓷的烧结和介电性能的影响。实验结果表明,掺杂少量的Ca O能改善MZT陶瓷的介电性能,加入质量分数为10%烧结助剂,能获得一种能在较低温度下烧结的MZT系瓷料,烧结温度为1 000℃时,测得陶瓷样品的最佳介电性能:相对介电常数约为21,介质损耗小于1.5×10-4,介电常数温度系数符合C0G瓷料的要求。     

(Ca,Sr)(Zr,Ti)O_3系抗还原高频介质瓷料的研究

采用固相合成法制备了(Ca,Sr)(Zr,Ti)O3(简称CSZT)系电容器陶瓷材料,研究了主晶相组分对所制材料介电性能的影响。结果表明:通过调整主晶相CSZT中各组分的配比,再加入适量的烧结助剂,能得到一种可在还原气氛中烧结的高频介质瓷料,该瓷料可与镍内电极共烧,其相对介电常数约为89,介质损耗(tanδ)小于5×10–4,绝缘电阻达到1012Ω,介电常数温度系数为–1 037×10–6/℃。     

片式陶瓷电容器技术的新进展

电子设备表面安装技术（ＳＭＴ）和小型化的进展，促使电子元件包括陶瓷电容器的片式化率不断提高，尺寸不断缩小。提高瓷料的介电常数，减小介质层的厚度，保持电极可靠的接触及降低瓷料的焙烧温度是当前的主要研究课题。同时为了提高电容器的性能．要求改进瓷料的热稳定性；为了降低电容器的成本，需要采用贱金属电极。本文从这几方面叙述了目前世界上的进展情况，并指出了其发展趋势。     

Sr－Pb－Bi系中高压介质瓷结构与性能研究

采用Ｘ射线、ＳＥＭ等分析手段，通过实验研究了以（Ｓｒ，Ｐｂ，Ｃａ）ＴｉＯ３复合钙钛矿为基的中高压介质瓷中，Ｐｂ、Ｂｉ２Ｏ３·ｎＴｉＯ２含量（摩尔分数），ｎ值大小及ＭｎＣＯ３添加剂等因素对其微观结构及性能的影响规律。适当调节Ｐｂ含量，可获得一系列不同温度系数的高介低损耗瓷料；Ｂｉ２０３·ｎＴｉＯ２含量及ｎ值均存在优值；适量ＭｎＣＯ３作添加剂有利于介质损耗降低和介电常数温度系数的优化，室温介电常数会随其加入量的增加而降低。研制出εｒ＝２０００，ｔｇδ≤０．００５．试样｜△Ｃ／Ｃ｜≤１０％，综合性能好的中高压瓷料。     

温度系数系列化的低介电常数陶瓷材料

本实验通过在镁橄榄石熔块中,添加适量的ABO_3型改性剂,得到温度系数系列化的低介电常数高频电容器瓷料。其温度系数为(0～-750)×10~(-6)/℃,相对介电常数为8～18。tgδ20℃≤4×10~(-4,ρv≥1×10~(13)Ω·cm,E≥20V/μm。适合做小容量高频电容器。     

二价阳离子取代的Ba2-xRxNdNb5O16瓷料结构与性能的研究

以Ba2NdNb5O16为基，通过二价阳离子的取代，探讨取代物对Ba2-xRxNdNb5O16瓷料介电性能与结构的影响。实验结果表明，Sr2+、Ca2+、Mg2+取代使瓷料的相对介电常数er随取代量显著增大，温度系数ae也发生明显变化，变化幅度与取代物离子半径密切相关。XRD、SEM微观结构分析可以推断，实验瓷料为四方晶系钨青铜结构，因取代物离子半径差异而占据五边形A2和四边形A1间隙的几率不同，引起介电性能明显变化。     

烧块制备技术对PMN基瓷介电常数的影响

采用预产物法、一次煅烧合成法、二次煅烧合成法等制备Ｐｂ［（Ｍｇ１／３Ｎｂ２／３）１－ｘ－ｙ（Ｆｅ１／２Ｎｂ１／２）ｘＴｉｙ）］Ｏ３（ＰＭＦＮＴ）化合物烧块，并从其Ｘ射线衍射（ＸＲＤ）物相分析结果中估算出钙钛矿相的相对含量。进而探讨了烧块的制备技术对Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３（ＰＭＮ）基瓷的介电常数的影响，烧块的钙钛矿相含量增加，对应的ＰＭＮ基瓷的介电常数提高。选用合理的烧块制备技术是提高瓷料介电常数的关键环节     

R—600瓷料的试制

以BaTiO_3为基的BaTiO_3-La_2O_3·2TiO_2-SrTiO_3系统的R—600瓷料,性能稳定,介电常数ε≥750,介电常数温度系数α_c为-(4700±800)×10~(-6),介质损耗为(3～5.5)×10~(-4),抗电强度≥8KV/mm,比体积电阻为10~(12)Ω·cm以上,是生产小体积、高电压电容器的较为理想的陶瓷材料。 本文较详细地叙述了该陶瓷材料的配方试验、工艺探索及试验结果。     

MgO掺杂Ba_(0.7)Sr_(0.3)TiO_3基电容器陶瓷的研究

以通用的陶瓷工艺合成Ba0.7Sr0.3TiO3基电容器陶瓷。通过实验研究MgO掺杂量对材料εr、tanδ和容量温度变化率等性能的影响,探讨了MgO的掺杂改性机理。结果表明:MgO具有减小介电常数温度变化率,降低陶瓷气孔率,细化陶瓷晶粒尺寸的作用。当MgO的质量分数为0.20%时,陶瓷的εr达最大值4528;质量分数为1.00%时,得到εr为4090,tanδ为0.0043,介电常数温度变化率为21.1%的Y5V瓷料。     

二价阳离子取代的Ba2-xRxNdNb5O16瓷料结构与性能的研究

以Ba2NdNb5O16为基，通过二价阳离子的取代，探讨取代物对Ba2-xRxNdNb5O16瓷料介电性能与结构的影响，实验结果表明，Sr^2 ,Ca^2 Mg^2 取代使资料的相对介电常数εr随取代量显著增大，温度系数αε也发生明显变化，变化幅度与取代物离子半径密切相关，XRD、SEM微观结构分析可以推断，实验瓷料为四方晶系钨青铜结构，因取代物离子半径差异而占据五边形A2和四边形A1间隙的几率不同，引起介电性能明显变化。     

BT基Y5V高压电容瓷织构对抗电强度的影响

在研制BaTiO3(BT)基Y5V高压电容器瓷料基础上,对不同配方的试样进行交流高压试验,SEM显微结构分析结果显示,当试样晶粒较小时(3~10μm),抗电强度较高(≥4.3MV/m),强交流电场引起的晶粒应力、应变不足以导致晶粒击穿;而晶粒较粗时(≥20μm),其应力、应变导致抗电强度明显降低。瓷体中次相对强交流电场有缓冲作用,随含量增加而抗电强度提高,但介电常数降低。在此基础上探讨了瓷体织构对抗电强度影响机制。     

电子陶瓷生产中的几种辅助材料

<正> 每当提及电子陶瓷,人们往往非常重视瓷料的研究,重视瓷料的原材料组成和各种性状,而对工艺过程中的一些常用辅助材料却往往重视得不够。实际上,即使有了合理的瓷料配方,假如对生产过程中的一些辅助     

MgF_2·SrF_2掺杂PZN－BT陶瓷

适量掺入ＭｇＦ_２·ＳｒＦ_２有效地降低了０．８５ＰＺＮ（Ｐｂ（Ｚｎ_（１／３）Ｎｂ_（２／３））Ｏ_３）－０．１５ＢＴ（ＢａＴｉＯ_３）材料的烧结温度并得到了介电常数－温度特性接近于Ｘ７Ｒ特性标准的瓷料。在很宽的温度范围内出现了双介电常数峰。这种现象可从材料的纳米结构出发，用超顺电态的概念来描述。     

超高介TiO_2晶界层电容器陶瓷

本文介绍了对掺杂Ta、Ba的TiO_2晶界层电容器陶瓷的研究结果。这种陶瓷只需一次烧成就可形成晶界层结构,其介电常数高达10~5,不仅可望成为制作晶界层电容器的理想瓷料,而且有可能用于开发比电容更高的独石型晶界层电容器。     

二氧化铈掺杂锆钛酸钡陶瓷性能和结构的研究

采用传统电容器陶瓷制备工艺,研究了CeO2加入量对Ba(Zr,Ti)O3(BTZ)基电容器陶瓷性能的影响,得到了CeO2影响其性能的规律 ,当w(CeO2)为1.0%时相对介电常数最大(7193),当w(CeO2)为0.5%时介质损耗最小(0.0351)。CeO2有降低居里温度及展宽介电常数-温度峰和减小介电常数温度变化率的作用。利用SEM研究了CeO2对BTZ基陶瓷微观结构的影响,探讨了影响性能的机制,结果表明:CeO2是通过与BTZ形成缺陷固溶体、移峰、偏析晶界及抑制晶粒生长等来影响瓷料性能和结构的。