基于FPGA的AVS视频解码帧内预测的设计和实现

根据AVS标准中帧内预测的算法,运用流水线设计方法,并合理安排缓冲存储器空间,利用FPGA实现了帧内预测系统;然后将该设计的ModelSim仿真结果与参考软件的解码输出进行了比较,结果表明本设计能够较好地完成帧内解码算法,方便地嵌入到整体AVS解码系统中。     

可重用AVS芯片结构软硬件协同设计

根据软硬件设计思想设计一个结构划分合理的可重用的AVS视频解码器结构.通过ARM平台软件移植,然后使用ARM ESL工具对系统模块性能进行整体评估,然后根据评估结果以及硬件实现复杂度进行软硬件结构的划分,定制软硬件模块接口,从硬件扩展考虑把硬件部分设计为与H.264解码器兼容并用SystemC模拟,最后在SOC Designer 平台做协同验证及仿真.     

AVS运动补偿模块的一种硬件优化设计

根据AVS标准中的插值算法特点提出了一种用于AVS解码芯片的运动补偿硬件模块设计方案.该设计对AVS标准定义的多种插值模式进行了合理优化和复用,有效节省了硬件资源.同时,提出了一种按照宏块划分类型获取参考数据的方法,减小了数据读取带宽,提高了存储器读取效率.综合仿真结果表明,该设计占用资源少,达到了实时解码的需求.     

AVS插值算法的一种高效的硬件结构设计与实现

提出了AVS解码系统中帧间运动补偿插值算法的一种面向FPGA/ASIC的硬件结构设计.阐述了插值过程的各功能单元的结构,给出了仿真结果及硬件规模.结果表明本文提出的结构设计支持720×576,4:2:0,30FPS的视频在54MHz最低工作频率下的实时解码,是一种适合于集成的高效并行VLSI结构设计.     

面向SoC的数字音频解码系统设计方法

提出了一种将软件编程的灵活性和硬件模块的复用性相结合的设计方法,实现兼容多个音频解码的嵌入式音频解码系统.以软硬件协同设计的思想实现系统设计,建立了合理的系统框架和音频子系统的软硬件划分方案.本解码系统完成了实时音频解码,又保证标准音频解码器的精度要求.该设计方法通过了RTL验证和ADS(ARM Developer Suit)软件仿真,并在ARM7(Samsung SC4480)和Xilinx Vertex Ⅱ FPGA(XC2V2000-6BG575C)的联合平台上得到了实时验证.达到了设计效果.     

MicroBlaze在AVS视频编码器软硬件协同设计中的应用

介绍了Xilinx公司的32位软核处理器MicroBlaze的结构,分析了国家音视频编解码标准AVS的技术特点,简述了软硬件协同设计的AVS视频编码器的体系结构及软硬件划分,重点阐述了在此体系中MicroBlaze处理器及相应软件的设计.     

软硬件协同设计技术在H.264解码器设计中的应用

作为SoC设计的三大关键支撑技术之一,软硬件协同设计技术已经得到了越来越广泛的应用。针对H.264解码芯片的设计,本文提出了一种软硬件协同设计、仿真以及验证的系统模型。设计实践证明,软硬件协同设计有效地提高了设计效率,加快了开发进度。     

基于ESL的AVS帧内预测算法周期精确级建模

以AVS解码器中帧内预测算法为研究对象,利用ARM的ESL平台SoC Designer建立了周期精确级的帧内预测模型.该模型采用了可重构设计的方法.并对模型的加速性能进行了分析,实验结果表明该模型大大加快了解码的仿真速度.最后利用EDA软件给出了模型VLSI设计后的综合结果.     

视频解码器中插值与加权预测的硬件实现

设计了支持H.264/JVT/AVC标准和AVS标准的插值与加权预测的硬件结构。整个设计在其所属的视频解码器中是以宏块为单位处理的,内部则以可变块为单位处理。为了提高插值的速度,双向预测并行处理,在插值模块的内部则做6级流水(H.264)或8级流水(AVS)。加权预测同样也做了4级流水。整个设计在Modelsim下的仿真结果正确,用XST在VIRTEXⅡ4000,-6上综合频率为98 MHz,所用SLICE约为10 000,预期整个解码器设计能支持1080i@30fps的高清实时解码。     

基于软硬件协同的AAC和AVS音频可重构解码器

在分析AAC和AVS音频特点的基础上提出了1种软硬件协同的AAC和AVS音频可重构解码器设计方案,这种方案能以很少资源以及较低的运行频率来实现2种压缩标准的解码。     

DVB-S信道处理系统中基带脉冲整形插值滤波器的FPGA设计

在简要分析卫星数字视频广播DVB-S系统发送端信道处理系统设计理论的基础上,针对其中的基带脉冲整形插值滤波器,通过其DSP软件实现方法和FPGA硬件实现方法的详细比较,最终选用FPGA硬件方法来实现内插的有限冲击响应(FIR)数字滤波器.通过MATLAB仿真为该插值滤波器建立了完整的数学模型,同时结合系统的要求及协议标准,提出了该插值滤波器的FPGA 优化设计实现方法.     

基于分段线性插值法的高精度测温研究

本文针对深海热流计中铂电阻测温误差问题,提出了一种软硬件相结合的方法补偿误差。在硬件上,通过给热敏电阻并联合适的电阻初步实现线性化;软件方面,应用分段线性插值法进行测量误差补偿,从而达到较高的测量精度。本文详细的介绍了并联电阻阻值的确定方法,完整的论述了利用分段线性插值法进行误差补偿的过程。经测试,测量结果可以达到较高的精度,有效的减少了误差。     

基于Matlab/GUI的数据采样插补仿真研究

数据采样法是一种在CNC系统中较广泛采用的插补方法,也是数控原理教学中重点介绍的三大插补方法之一.Matlab/GUI是一种新型的基于Matlab的强大计算功能的图形用户界面开发方式,文中基于Matlab/GUI设计了数据采样直线、圆弧的插补仿真软件,对其设计原理、方法进行介绍.仿真结果表明,该软件能正确地模拟插补过程.     

一种PCM/FM接收机的定时同步设计和实现

时钟同步是接收机的关键问题,传统模拟解调灵活性差,调试复杂。针对测控中常用的PCM/FM体制,介绍了一种全数字接收机的定时同步方法,采用数字转换跟踪环估计定时误差,通过内插计算和反馈控制采样时钟完成误差校正。同步计算全部由软件实现,设计灵活。Matlab仿真及VHDL代码的硬件实测结果表明,该方法同步时间快、定时精度高,适合FPGA实现。     

利用内插/重采样器实现全数字码元同步

以采样定理和采样恢复为理论依据,分析了利用内插/重采样技术从基带采样信号中恢复数字信号最佳判决点的可行性。给出了采用该技术实现全数字码元同步的方法,并对其关键组成模块:内插/重采样器、码元误差检测、环路滤波器以及DDS等给出了详尽的设计说明和参数计算方法。该方案对软件和硬件实现有着普遍的适用性,其正确性和有效性经过了仿真验证。     

单片机应用系统仿真策略的研究

针对大中专院校开设的《单片机原理与接口技术》课程实验教学环节中,单片机硬件容易损坏及维护问题,研制开发了单片机硬、软件系统的仿真软件。他将完全取代单片机硬件仿真器和单片机汇编语言仿真软件．取而代之的是以PC机为平台,基于VB的可视化界面、事件驱动原理,在VB的环境下,实现对单片机系统软件的模拟和硬件电路的仿真。本文阐述了一种基于离散事件系统仿真原理的单片机系统仿真软件的仿真策略。采用进程交互法对单片机的硬、软件系统实现了仿真。     

Efficient implementation of accurate geometric transformations for 2-D and 3-D image processing

This paper proposes the use of a polynomial interpolator structure (based on Horner's scheme) which is efficiently realizable in hardware, for high-quality geometric transformation of two- and three-dimensional images. Polynomial-based interpolators such as cubic B-splines and optimal interpolators of shortest support are shown to be exactly implementable in the Horner structure framework. This structure suggests a hardware/software partition which can lead to efficient implementations for multidimensional interpolation.     

针对SoC的软硬件联合仿真方法

片上系统(System on Chip,SoC)是芯片设计的发展趋势,仿真与验证是芯片设计中最复杂、最耗时的环节之一。基于传统的数字电路验证方式对SoC设计验证效率低下的问题,提出了一种低耦合度的软/硬件联合仿真方法。软件调试过程的打印信息语句被微处理器仿真模型执行时,将向通用输入输出(General Purpose Input/Output,GPIO)输出相应的字符串,监视器模块检测GPIO的输出,并还原字符串信息,构建了软/硬件联合仿真。SoC设计实践证明,该方法大大减少了仿真的工作量,是一种非常实用有效的SoC仿真方法。     

Co-synthesis and co-simulation of control-dominated embedded systems

This paper presents a methodology for hardware/software co-design with particular emphasis on the problems related to the concurrent simulation and synthesis of hardware and software parts of the overall system. The proposed approach aims at overcoming the problem of having two separate simulation environments by defining a VHDL-based modeling strategy for software execution, thus enabling the simulation of hardware and software modules within the same VHDL-based CAD framework. The proposed methodology is oriented towards the application field of control-dominated embedded systems implemented onto a single chip.     

Design and implementation of SVM OTPC searching based on Shared Dot Product Matrix

In this paper, we proposed a FPGA implementation architecture for SVM classifier. The architecture is based on the proposed Shared Dot Product Matrix (SDPM) method which computes and stores the dot product of all training data before SVM searching process. We implemented the proposed method by software simulation and hardware implementation. The software simulation of SDPM method achieves twice the speed of LIBSVM, which is one of the most popular SVM implementation libraries. This acceleration mainly results from the reduction of repeat Kernel function calculation. Then the hardware software collaboration architecture for SDPM is also proposed in this paper. Results show that the proposed architecture achieves approximately 30 times faster searching speed compared with LIBSVM.