一种高线性短波宽带混频器的设计

采用双平衡场效应管结构和阻抗匹配技术设计了一种适用于短波宽带接收机的高线性混频器,通过调整场效应管的沟道宽度和偏置电压优化了混频器的性能指标.该混频器射频输入频率为1.5～ 30 MHz,本振输入频率为71.5～100MHz,中频输出频率为70 MHz.测试结果表明:输入三阶截点高于40 dBm,变频损耗小于7dB,1 dB压缩点高于12 dBm,单边带噪声系数小于7dB.     

2.45 GHz有源标签接收机中的下变频混频器

设计了一种用于2.45 GHz有源标签接收机的低中频正交下变频混频器。改进了传统的吉尔伯特结构, 采用了共享跨导正交结构和电流注入技术, 以提高混频器的增益, 减小混频器的噪声。该混频器采用UMC 0.18 μm CMOS工艺设计。仿真结果表明, 该混频器在1.8 V电压下, 电流消耗为3.1 mA, 转换增益为17.18 dB, 输入1 dB压缩点Pin-1dB与输入3阶截点IIP3分别为-13.5 dBm, -3.23 dBm, 在2 MHz中频下的噪声系数为14 dB。     

一种应用于多模多标准接收机的CMOS宽带电流换向无源混频器的设计

本文报告了一种应用于直接变频多模多标准接收机的宽带无源混频器的设计。本文首先比较了电流换向无源混频器和传统有源混频器的优缺点,然后分析了无源混频器开关级的源阻抗和负载阻抗对其线性度的影响。特别的,本文分析了电流跨阻放大器的输入阻抗对混频器线性度的影响。我们基于CMOS 0.18 μm 工艺设计了一个电流换向无源混频器来验证我们的分析。该电路无电感,并可以宽带工作。在芯片测试结果表明,当射频端输入频率为700 MHz 到2.3 GHz时,混频器可以实现21 dB的变频增益,输出中频带宽为10 MHz。测量的输入三阶截点为9dBm, 输出中频为10MHz处的双边带噪声系数为10.6 dB.芯片面积为0.19 mm2。芯片从1.8V电源上抽取电流5.5 mA.     

一种基于0.18-μm CMOS 工艺的超宽频带分布式无源栅注入混频器

本文介绍了一种基于0.18-μm CMOS 工艺的宽带无源分布式栅注入混频器。通过采用分布式拓扑结构,该混频器具有很宽的工作频带;中频输出端口使用了一个4阶低通滤波器,从而极大地提高端口之间的隔离度。此外,文中还分析了混频器的阻抗匹配与转换损耗。测试表明：该混频器在3GHz到40GHz频率范围工作时的转换损耗为 9.4 ~ 17 dB,零直流功耗,其芯片面积为0.78 mm2。在射频频率为23GHz固定中频频率为500MHz时的输入参考1dB压缩点大于4dBm。在整个工作频带内,其射频到本振端口、射频到中频端口及本振到中频端口的隔离度分别大于21dB, 38dB,45dB。该混频器适用于WLAN,UWB,Wi-Max,车载雷达系统和其它毫米波射频的相关应用。     

5.8 GHz CMOS混频器设计

介绍了CMOS混频器主要技术指标的设计思路和技术.采用O.18 μm CMOS工艺,使用Agilent公司的ADS软件设计出一种5.8 GHz CMOS混频器电路,结果表明,工作电压1.8 V时,RF频率5.8 GHz,本振频率5.78 GHz,中频频率20 MHz下,转换增益7.3 dB、输入1 dB压缩点-8.3 dBm,噪声系数8.7,工作电流小于5 mA,该电路已交付流片.     

低本振宽带混频器

本本介绍一种低本振电平(P_L为-5dBm～-15dBm),加偏置的宽带专用混频器。其典型指标为:在3.5～6.4GHz频带内,变频损耗(当P_L为-10dBm时)Lc约7.5dB、波动±1dB、并且可在3～7GHz频带内正常工作,L_c小于9dB,中频频率为100～200MHz。     

1.2V高线性度低噪声折叠混频器设计

设计一种工作在1.2 V低电源电压下的折叠混频器。混频器电路采用折叠结构和电流复用技术,降低电源电压,减小直流功耗,降低噪声、提高增益和线性度。跨导级采用交流耦合互补跨导进一步降低电源电压。混频器设计基于SMIC0.18μm标准CMOS工艺。仿真结果表明:输入射频频率和输出中频频率为2.5 GHz和100 MHz时,IIP3为3.857 dBm,NF为5.257 dB,转换增益为9.787 dB,功耗为5.22 mW。     

一种新型的基于GSM1900标准的1.9GHz CMOS混频器

介绍了一种0.18μm CMOS工艺基于GSM1900(PCS1900)标准低中频接收机中的混频器.该混频器采用了一种新型的折叠式吉尔伯特单元结构.在3.3V电源电压、中频频率为100kHz的情况下,该混频器达到了6dB的转换增益,18.5dB的噪声系数(1MHz中频)和11.5dBm IIP3的高线性度,同时仅消耗7mA电流.     

用于802.11a的5.5GHz低噪声正交混频器的设计

设计了一种新的工作在5．5GHz的低噪声正交混频器。为了减少传统Gilbert正交混频器中的噪声，使用了一个电感来抵消寄生电容对于噪声系数的影响。经过仿真在1．8V电压下，当本振（LO）、射频（RF）和中频（IF）的频率分别为5．51GHz，5．5GHz和10MHz的情况下，单边带噪声系数（SSBNF）可以低至8．33dB，三阶输入截至点（ⅡP3）为2．88dBm，功耗为14．4mW。     

一种基于SiGe工艺的多功能下变频芯片的设计与实现

随着射频收发组件小型化的要求越来越高,射频单片集成电路向小型化和多功能化方向发展。基于TSMC 0.35 mm SiGe 工艺成功研制了一款多功能下变频芯片。片上集成了正交(I/ Q)混频器、有源巴伦、多相滤波器、输出缓冲器和LDO。通过对整个电路合理的版图设计,实现了芯片的小型化,芯片裸片尺寸仅为2.2 mm′1.5 mm。测试结果表明,多功能下变频芯片射频和本振频率范围为900 ~1300 MHz,中频频率范围100 ~500 MHz,具有良好的正交宽中频输出特性,匹配良好;变频增益大于-1 dB,1 dB 压缩输入功率可达到8 dBm,线性度良好;本振输入功率0 dBm,整个电路功耗为0.45 W。     

超低中频CMOS下混频器的设计

低中频架构由于其镜像抑制能力强,易于集成等优点而被广泛应用于接收机的设计中.混频器作为接收机的重要模块之一,它的主要作用是完成频率转换,其性能对接收机有很大的影响.设计了一个工作于GSM 850频带的超低中频CMOS混频器.为了提高转换增益和降低噪声,输入级加入了分流单元.在输出级应用共模反馈稳定输出电平.混频器工作的频带为869～894 MHz,中频输出为100 kHz.仿真结果显示增益为17 dB,三阶交调点为9.6 dB,噪声系数为17.5 dB.     

一种高线性的UWB接收机下变频混频器设计

该文介绍了一种UWB下变频混频器的设计思路和技术。在TSMC0.18μmCMOS工艺下,使用Agilent公司的ADS软件设计出一种3~5GHz的CMOS混频器电路。仿真结果表明,工作电压3V时,RF频率为3.169GHz,本振频率为3.434GHz,中频频率为265MHz,转换增益为15.4dB,双边带噪声系数低于13.3dB,P1dB压缩点为-13dBm,工作电流为4.6mA。     

基于LTCC技术的C频段星载接收机混频器

利用低温共烧陶瓷(LowTemperature Co-fired Ceramic,简称LTCC)技术,设计制作了一种可应用于C频段星载接收机的双平衡混频器。该混频器将射频和本振巴伦等无源器件集成在多层LTCC基板内,实现了电路的小型化、高集成度和高可靠性。测试表明,当射频输入为5.925～6.425GHz、本振频率为2.225GHz、中频输出频率为3.7～4.2GHz时,混频器的变频损耗≤9.3dB,P1dB为5.7dBm,本振到射频和本振到中频的隔离度分别为39.44dB和35.58dB。混频器的尺寸为40×22×1.92mm3。     

An Implementation of a CMOS Down-Conversion Mixer for GSM1900 Receivers

介绍了一种0.18μm CMOS工艺基于GSM1900(PCS1900)标准低中频接收机中的混频器.该混频器采用了一种新型的折叠式吉尔伯特单元结构.在3.3V电源电压、中频频率为100kHz的情况下,该混频器达到了6dB的转换增益,18.5dB的噪声系数(1MHz中频)和11.5dBm IIP3的高线性度,同时仅消耗7mA电流.     

一款集成驱动放大器的低变频损耗混频器设计

采用0.5μm GaAs工艺设计并制造了一款单片集成驱动放大器的低变频损耗混频器.电路主要包括混频部分、巴伦和驱动放大器3个模块.混频器的射频(RF)、本振(LO)频率为4～7 GHz,中频(IF)带宽为DC～2.5 GHz,芯片变频损耗小于7 dB,本振到射频隔离度大于35 dB,本振到中频隔离度大于27 dB.1 dB压缩点输入功率大于11 dBm,输入三阶交调点大于20 dBm.该混频器单片集成一款驱动放大器,解决了无源混频器要求大本振功率的问题,变频功能由串联二极管环实现,巴伦采用螺旋式结构,在实现超低变频损耗和良好隔离度的同时,保持了较小的芯片面积.整体芯片面积为1.1 mm×1.2 mm.     

一种新型900 MHz下混频器的设计

设计了一种用于超高频射频识别(UHF RFID)读写器的新型低功耗、低噪声、高线性度900 MHz下混频器.在输入端采用2阶交调注入结构,以提高线性度;在输出端采用动态电流注入结构,获得了很好的噪声特性,且具有很高的增益.采用Chartered 0.18 μm标准CMOS模型对电路进行仿真,电路的供电电压为1.2 V.仿真结果表明,设计的900 MHz下混频器增益为11 dB,IIP3为-3.5 dBm,噪声为11 dB.     

一种高线性度低噪声下变频混频器

采用SMIC 0.18 μm RF CMOS工艺,设计了一种高线性度、低噪声下变频混频器。通过分析跨导级电流3阶展开项系数,优化跨导级偏置电压,在跨导级与开关级之间增加谐振频率为射频信号频率的LC并联谐振电路,在提高电路线性度的同时优化了信噪比。后仿真结果表明,在射频频率为1.575 GHz,本振频率为1.571 GHz,中频频率为4 MHz时,本振功率为0 dBm,电压转换增益为19.22 dB,输入3阶交调点为21.93 dBm,单边带噪声系数为11.74 dB。混频器工作电压为1.8 V,功耗为3.66 mW,核心电路版图面积为0.207 5 mm²。     

Ka波段镜像抑制谐波混频器设计

针对现代毫米波接收机和雷达系统高抗干扰能力的需求,分析了具有镜像频率抑制能力的谐波混频器的基本原理,提出了一种Ka波段镜像抑制谐波混频器的设计方案。该混频器由两个混频单元组成,利用输出信号的相位关系识别RF信号和镜频信号,RF混频信号在输出端口同相叠加,镜频混频信号反相抵消。使用Ansoft HFSS和Agilent ADS仿真软件分别完成电路无源部分仿真和谐波平衡仿真设计,制作了混频器并进行了测试。测试结果表明:RF频率为29.4～31GHz,中频(IF)为100 MHz,变频损耗稳定在8.8～10.3 dB,镜像抑制度大于20.1 dB,各个端口隔离度均大于31.4 dB,RF端口和本振(LO)端口驻波比分别小于1.3和2.2,输入功率在1 dB压缩点为-5 dBm。     

433MHz ASK接收机射频前端电路设计

设计了一款应用在433MHz ASK接收机中的射频前端电路。在考虑了封装以及ESD保护电路的寄生效应的同时,从噪声、匹配、增益和线性度等方面详细讨论了低噪声放大器和下混频器的电路设计。采用0.18μm CMOS工艺,在1.8V的电源电压下射频前端电路消耗电流10.09 mA。主要的测试结果如下:低噪声放大器的噪声系数、增益、输入P1dB压缩点分别为1.35 dB、17.43 dB、-8.90dBm;下混频器的噪声系数、电压增益、输入P1dB压缩点分别为7.57dB、10.35dB、-4.83dBm。     

采用ADS的CMOS双平衡混频器设计

分析了Gilbert结构有源双平衡混频器的工作机理,以及混频器的转换增益、线性度与跨导、CMOS沟道尺寸等相关电路参数间的关系,并据此使用ADS软件进行设计及优化。在采用TSMC 0.25μm CMOS工艺,射频信号为2.5GHz,本振信号为2.25GHz、中频信号为250MHz时,2.5V工作电压的情况下仿真得到的转换增益为10.975dB,单边带噪声系数为9.09dB,1dB压缩点为1.2dBm,输出三阶交调截止点为11.354dBm,功耗为20mW。