BSIM Model Research and Recent Progress

CMOS集成电路技术的进一步发展和不断出现的新技术应用要求我们持续地改进和增强VLSI电路设计和模拟的集约模型.基于此,美国Berkeley加州大学的BSIM团队对国际工业标准芯片仿真物理模型BSIM进行了一系列的研究和发展工作.本文分析和介绍了最近几年来本人参与其中的BSIM工程的研究和进展情况,包括BSIM5的研究,BSIM4的增强和BSIMSOI的发展.BSIM5是为满足RF和高速CMOS电路模拟要求而发展的新一代物理基础的BSIM模型,具有对称、连续和参数少的特点.BSIM4是一个成熟的工业标准仿真模型,在衬底电阻网络、隧穿电流、饱和电流原理和应力模型等方面有一系列的功能增强以支持技术进步的需求.BSIMSOI已经发展成可应用于SOI-PD和SOI-FD技术的普适模型,通过有效体电势△Vbi的改变进行器件工作模式的选择,可以帮助电路设计者实现PD和FD共存的设计趋势.     

BSIM射频模型综述

CMOS集成电路技术的进一步发展和不断出现的新技术要求模型研究人员持续改进和增强VLSI电路设计和模拟的集约模型。美国Berkeley加州大学的BSIM团队对业界标准芯片仿真物理模型BSIM进行了不断的改进与开发。主要介绍BSIM系列模型在RF应用方面的改进。相对于BSIM3v3,BSIM4添加了更多真实器件效应,BSIM5和BSIM6是为了满足射频(RF)和高速CMOS电路模拟要求而发展的新一代物理基础的BSIM模型,具有对称、连续和参数少的特点。BSIM6可用于低压低功耗的RF和模拟设计。     

BSIM4和ULTRA-BULK模型对称性和连续性的检验

本文以对比的形式用GUMMEL对称测试电路的模拟结果检验了伯克利大学的BSIM4和北京大学的ULTRA-BULK两个CMOS器件模型的对称性和连续性特性。SPICE模拟结果表明: 工业标准模型BSIM4在电荷,电流高阶导数以及电容等的连续性和对称性上具有一系列的缺陷,而最新发展的基于表面势的MOSFET解析模型ULTRA-Bulk却表现出必需的连续性和对称性. 既然这些属性对于模拟电路和射频电路设计都是非常重要的, 那么新一代CMOS模型采用基于表面势的各种MOSFET解析模型将是必然的发展.     

BSIM4和ULTRA-BULK模型对称性和连续性的检验

以对比的形式用GUMMEL对称测试电路的模拟结果检验了伯克利大学的BSIM4和北京大学的ULTRA-BULK两个CMOS器件模型的对称性和连续性特性。SPICE模拟结果表明:工业标准模型BSIM4在电荷、电流高阶导数以及电容等的连续性和对称性上具有一系列的缺陷,而最新发展的基于表面势的MOSFET解析模型ULTRA-BULK却表现出必需的连续性和对称性。既然这些属性对于模拟电路和射频电路设计都是非常重要的,那么新一代CMOS模型采用基于表面势的各种MOSFET解析模型将是必然的发展。     

35KCMOS器件LDD结构的SPICE宏模型

针对BSIM3v3模型在35K低温下无法模拟LDD(轻掺杂漏区)所引起的串联电阻异常,提出了可以模拟这一异常的SPICE宏模型.通过修改CMOS器件常温BSIM3v3模型中的一些与温度有关的参数值,得到35K BSIM3v3模型.模拟结果表明,根据此模型进行参数提取后的Ⅰ-Ⅴ特性曲线与实测曲线十分吻合.最后,运用此模型对CMOS传输门和两级运算放大器进行仿真,结果表明LDD串联电阻效应对这些电路产生了重要影响,该模型明显提高了低温BSIM3v3的仿真精度.     

SOI技术问题和BSIM3SOIv1.3模型参数特点

SOI器件具有高速、低压、低功耗、抗辐照、耐高温等体硅器件不具备的优点,SOI CMOS技术开始用于深亚微米高速、低功耗、低电压大规模集成电路应用。但SOI技术还面临浮体效应、自加热效应等问题的挑战。作为SOI模型国际标准,BSIM3SOIv1.3提出了新的模型参数解决方案。BSIMPDSPICE器件模型是基于物理意义的模型,是在体硅MOS器件模型工业标准(BSIM3V3)的基础上开发而成,BSIMPD针对SOI固有的浮体效应引起的动态特性,自加热和体接触提出相应的模型参数。     

BSIM3v3模型关键参数提取的研究

BSIM3v3是现在业界普遍使用的MOSFET模型,用它仿真电路能够得到准确的结果,但这个复杂的模型给电路设计者的手算过程带来了相当大的困难.为得到更为准确的关键参数,对用HSPICE从BSIM3v3模型提取关键参数的方法进行了改进,并以一个运放设计为例进行比较,该方法提取的关键参数的手算结果比其他方法更接近仿真结果.     

高压集成电路中的HV MOS晶体管BSIM3 I-V模型改进

针对SPICE BSIM3模型在对大量应用于高压集成电路中的轻掺杂漏高压MOS(简称HV MOS)晶体管建模上的不足,提出了基于BSIM3的高压MOS晶体管I-V模型改进.研究中使用Agilent ICCAP测量系统对HVMOS晶体管进行数据采集,并分析其源漏电阻受栅源、源漏和衬底电压的影响及与标准工艺低压MOS晶体管的差异,针对BSIM3模型源代码中源漏电阻R ds的相关参数算法进行了改进,保留BSIM3v3原有参数的同时增加了R ds的二次栅压调制因子Prwg2和有效Vas参数δ的栅压调制因子δ1,δ2,在开放的SPICE和BSIM3v3源代码上对模型库文件进行修改并实现了优化.仿真结果表明采用改进后的模型,在ICCAP下的测量曲线与参数提取后的I-V仿真曲线十分吻合,该模型大大提高了BSIM3 I-V模型模拟HV MOS晶体管时的精确度,对于高压集成电路的设计与仿真有着极其重要的意义.     

一种双采样10位50 MS/s采样保持电路的设计

介绍了一种可以进行双采样的10 位50 MS/s采样保持电路.该电路采用SMIC 0.25 μm标准数字CMOS工艺进行设计.基于BSIM3V3 Spice模型,采用Hspice对整个电路进行了仿真.结果表明,电路在工作于50 MS/s、输入信号频率为25 MHz时,输出信号的SNDR为62.1 dB,整个电路的功耗仅为8.41 mW.     

一种基于衬底驱动技术的超低压模拟混频器

讨论分析了混频器和衬底驱动MOSFET的工作原理.在此技术基础上设计一个低压模拟混频器.基于TSMC 0.25 μm CMOS工艺BSIM3V3模型,采用Hspice对整个电路进行仿真.仿真结果表明,该混频器在1.2V的单电源电压下,可以实现对2.4GHz正弦信号的混频,转换增益为-12.8dB,三阶输入截止点的值为23dB.     

深亚微米CMOS器件建模与BSIM模型

介绍了深亚微米CMOS器件基于电荷模型、基于表面势模型和基于电导模型的建模方法及其优缺点,并以BSIM系列模型为例,讨论了BSIM系列模型特点及半导体工艺发展对CMOS器件建模方法的影响。     

基于BSIM3模型的毫米波MOS变容管建模

提出了应用于毫米波段的MOS变容管的建模方法。针对标准0.18μm CMOS工艺,采用2D器件仿真软件MINIMOS,设计实现了积累型MOS变容管;并提出和分析了基于标准BSIM3模型的MOS变容管的等效电路模型;通过MINIMOS仿真,直接提取电路模型各寄生参数。该模型能方便地在电路设计软件中实现,并能预测最高达40 GHz频率范围内的变容管特性。     

Benchmark tests on symmetry and continuity characteristics between BSIM4 and ULTRA-BULK

This paper presents the benchmark test results on the symmetry and continuity characteristics between BSIM4 from Berkeley and ULTRA-BULK from Peking University. It is shown that the industry standard model BSIM4 has a series of the shortcomings of the continuity and symmetry, such as the charge, high-order current derivatives, and the trans-capacitances while the latest advanced surface-potential based MOSFET compact model, ULTRA-BULK, demonstrates all necessary continuity and symmetry characteristics, which are very important for analog and RF circuit design.     

Comprehensive study on low-frequency noise characteristics insurface channel SOI CMOSFETs and device design optimization for RF ICs

Low-frequency (LF) noise, a key figure-of-merit to evaluate device technology for RF systems on a chip, is a significant obstacle for CMOS technology, especially for partially depleted (PD) silicon-on-insulator (SOI) CMOS due to the well-known kink-induced noise overshoot. While the dc kink effect can be suppressed by either using body contact technologies or shifting toward fully depleted (FD) operation, the noise overshoot phenomena still resides at high frequency for either FD SOI or poor body-tied (BT) SOI CMOSFETs. In this paper, floating body-induced excess noise in SOI CMOS technology is addressed, including the impact from floating body effect, pre-dc kink operation, and gate overdrive, followed by the proposal of a universal LF excess noise model. As the physical mechanism behind excess noise is identified, this paper concludes with the suggestion of a device design methodology to optimize LF noise in SOI CMOSFET technology     

伯克利短沟道绝缘栅场效应晶体管模型的研究进展

随着金属氧化物半导体(MOS)集成电路工艺的飞速发展,体硅金属氧化物半导体场效应晶体管(MOSFET)模型经历了从物理到经验,最后到半经验物理的转变.介绍了以阈值电压和反转电荷为建模基础的伯克利短沟道绝缘栅场效应晶体管模型(BSIM),以及该模型中阈值电压、饱和电流和电容的基本建模理论.回顾了近年来体硅MOSFET BSIM的研究进展,着重从各种模型的优缺点、建模机理和适用范围方面分析了4种最有代表性的BSIM,即BSIM3v3,BSIM4,BSIM5和BSIM6.从模型的发展历史可以看出模型是随着MOSFET尺寸的缩小而不断完善和发展的.最后,对体硅MOSFET的模型发展趋势进行了展望.     

Four-quadrant analog multiplier based on CMOS inverters

In the article a new implementation of four-quadrant analog multiplier in CMOS technology is proposed. The circuit is based exclusively on CMOS inverters (or similar two-transistor blocks) and operates using quarter square technique. The outstanding feature of the circuit is an extreme suitability for low voltage operation and full compatibility with digital CMOS, since there are only two transistors stacked-up between supply rails. Thus the supplying voltage of this circuit class is the lowest possible one for any particular CMOS technology. The operation principle based on symbolic analysis with simple square model has been fully confirmed by simulations with BSIM3v3 models provided by different silicon foundries and verified experimentally using one of them.