R、L、C并联补偿电路分析及其在超高频晶体管宽带功率放大器输出阻抗匹配网络中的应用

对R、L、C并联电路进行了数学分析。指出这种电路的特殊电抗特性是它能作为电抗补偿网络的基本依据。设计此补偿网络的关键是根据具体情况适当选择其谐振频率。在超高频晶体管宽带功率放大器的输出匹配电路中采用了这种补偿网络,由设计计算数据和放大器的实测性能表明电抗补偿效果良好。     

一种高精度时钟同步电路

本文提出了一种基于交错延迟单元和动态补偿电路的高精度时钟同步电路结构,HPSC,并 可用在对时钟要求较高的大规模分布网络中。此电路采用了基于SMD的粗调结构和动态补偿 电路的细调结构,可在两个时钟周期内完成粗调并在接下来三个时钟周期内完成细调,其误 差小于3.8 ps。本电路使用SMIC 0.13 μm 1P6M 工艺设计并实现,供电电压1.2 V。其输入 频率为200MHz-800MHz,占空比为20%-80%,有效面积 245μm×134μm,功耗为1.64 mW@500MHz     

《电讯技术》专题资料《时间频率技术》题要（六）

热敏电容网络温度补偿晶体振荡器（黄浩） 采用热敏电容设计晶体振荡器的补偿网络,网络的等效电容作为晶体振荡器负载电容不受直流电压的影响,因此,只要电源电压能满足振荡器电路的要求,采用热敏电容补偿网络对晶体振荡器进行温度补偿,就可以实现温度补偿晶体振荡器低电压的应用。本文分析了热敏电阻网络模拟温度补偿晶振在低电压情况下存在的问题,介绍了热敏电容网络补偿原理和设计方法。     

一种适用于Boost电路的自适应斜坡补偿电路

设计了一种适用于峰值电流模式Boost电路的自适应斜坡补偿电路。电路通过动态检测Boost电路的输入输出电压,产生随Boost电路开关控制信号占空比变化的斜坡电压,实现补偿斜坡斜率的最优化。由于本设计采用了高精度减法器,斜坡补偿精度得到提高,在消除次谐波振荡、提升Boost电路稳定性的同时,将补偿对Boost电路的负面影响最小化,保证了Boost电路的带载能力和动态响应速度。采用SMIC 0.18 μm CMOS工艺完成电路设计和版图绘制,并进行了后仿验证,结果显示,工作电压为3.3 V时,在不同工作条件下,随着开关占空比的变化,补偿斜率可以实现自适应调整,与理论最佳补偿斜率的误差范围仅为1.39%~2.33%。     

TS参数及其使用方法

扬声器的音圈的阻抗并不是纯电阻,而是随频率变化的。为了让分频网络具有设计时的特性,扬声器的输入必须要使用让阻抗恒定的补偿电路。在前面的文章中已就如何使用测得的TS参数设计补偿电路做了介绍。本文以Alpine的低音扬声器DLX-217W和高音扬声器DLX-230T为例介绍如何设计扬声器的补偿电路。     

峰值电流控制的磁集成有源箝位正激变换器的小信号模型

文章对采用峰值电流控制的磁集成有源箝位正激变换器进行了小信号分析。建立的模型不但包括复位电路和斜坡补偿电路部分,还包括集成磁件部分。最后给出了补偿器设计原则,完成了闭环设计。     

基于零极点追踪的高稳定性片内LDO电路设计

设计了一款无需片外电容的LDO电路,根据负载不断变化的问题,设计了零极点跟踪补偿电路,使产生的零点有效补偿电路的极点,保证了LDO环路的稳定性。基于TSMC 0.18μm Flash工艺完成电路和版图的设计以及流片。电路仿真以及实测结果表明在无片外电容的情况下,环路的相位裕度能够达到78.9°,达到高稳定的需求,最大负载电流能够达到100 m A,负载调整率为0.2 m V/m A。     

基于纹理图像的MPEG-4运动补偿电路的VLSI设计

在采用外部存储和内部缓存的两级存储方案的基础上,提出了一种基于纹理图像的MPEG-4ASP@L5运动补偿电路的硬件结构,并完成了VLSI设计。针对运动向量的预测算法,在满足实时译码的前提下对电路的内部缓存LM2进行了优化。对于重叠块运动补偿算法,提出了一种有效的双循环替换缓存结构。采用TSMC0.25μm1P5MCMOS工艺,完成了运动补偿电路的VLSI实现,芯片内核面积为1.31mm×1.31mm,最高工作频率150MHz。系统仿真结果表明该电路可在120MHz的频率下对符合ASProfile标准的ITU-R601格式的纹理视频流进行实时运动补偿。     

用CCII回转器设计梯形结构电流模式滤波器

该文提出一种设计高阶CCⅡ(第二代电流传输器)电流模式滤波器的新方法,即用CCⅡ回转器综合电流模式无源梯形网络的输入导纳,从而设计出高阶电流模式CCⅡ滤波器。用该方法设计出的电路与其它同类电路比较,电路结构简单、所使用的CCⅡ数目少。文中对CCⅡ的非理想特性进行了分析,提出了对CCⅡ的非理想特性进行补偿的方案。文中给出了六阶巴特沃斯滤波器的设计举例及补偿前和补偿后的计算机PSPICE仿真结果。     

移动通信WLAN平台下的网络均衡器的设计与实现

移动通信WLAN平台受到小尺度多径传播、多径时延和多普勒频移的影响,造成不同类型和程度的信号衰落,当前均衡器通过级联对均衡器进行设计,性能较差。为此设计一种新的移动通信WLAN平台下的网络均衡器,分析网络均衡器的设计原理,给出均衡器的总体电路结构,通过自动增益控制实现信号传输过程中直流衰减的补偿,利用高通滤波器实现信号传输过程中频率衰减的补偿,通过加法电路将AGC与HPF的输出电流融合在一起并转换成电压,AGC,HPF和加法电路共同组成了网络均衡器。实验结果表明,所设计均衡器不仅负载量高,而且平均响应时间短,输出信号与真实信号间的误差很低。     

一种新型低电压极限电流检测电路

为磁滞电流控制的DC-DC开关稳压器设计了一种新型的极限电流检测器。该电路不借助于专门的电流检测电路,只使用一个检测MOSFET和一个电压比较器来实现极限电流检测,减小了电路的复杂度。针对电流检测器的要求,设计了一种低电源电压、高共模电压的比较器。使用TSMC 0.18μm CMOS混合信号工艺,对电路进行设计。结果表明,电路具有很好的容差特性,并且电路可工作在1.2 V的低电源电压下。     

一种反激变换器的快速响应数字控制技术

数字控制在电力电子中的应用研究已经成为了热点。文中基于反激式变换器设计了一种具有快速负载动态响应的数字控制硬件电路框图,具体设计了基本的精准电源电路、电压电流隔离采样电路、驱动电路。此外,针对现有PID算法在动态响应上的不足,文中分析了一种增量式PI算法和PWM占空比补偿相结合的具有快速动态响应的综合算法,给出了软件设计流程图,最后建立实验样机并给出了实验结果。     

一种高速大电流开关驱动器的设计与实现

设计并实现了一种高速大电流的开关驱动器,可用于驱动PIN开关以及IGBT开关等.开展了系统结构、电路和版图技术研究,并采用亚微米CMOS标准工艺进行设计和制造.通过采用一种带隙基准结构提供偏置的方式使电路兼容TTL和CMOS输入,保证良好的温度特性;通过采用传输门功率驱动电路实现三态控制,解决了高速应用时电容馈通效应问题.详细设计了TTL输入转换电路、基准和偏置电路、三态输出和功率驱动等电路;基于0.6 μm CMOS工艺重点设计了高速驱动器中功率开关版图.该高速大电路开关驱动器产品的传输速度达到了25 ns,驱动电流达500 mA.     

CDMA800多载波线性功率放大器的设计

设计了一款6载波的高线性功率放大器.在功放管绝对稳定基础上,利用Loadpull和Sourcepull技术得到管子的最佳输入输出匹配电路.整个模块采用了4级放大,增益达到了50dB,最大输出功率42 dBm,互调衰减达到了-47dBc,ACPR和PAE效率均达到了电信的系统标准.末级采用了双平衡放大以提高功放的线性度.     

5~6GHz自适应线性化偏置的InGaP/GaAs HBT功率放大器

针对高质量无线局域网的传输需求,设计了一款工作在5~6 GHz的宽带磷化镓铟/砷化镓异质结双极型晶体管(InGaP/GaAs HBT)功率放大器芯片。针对HBT晶体管自热效应产生的非线性和电流不稳定现象,采用自适应线性化偏置技术,有效地解决了上述问题。针对射频系统的功耗问题,设计了改进的射频功率检测电路,以实现射频系统的自动增益控制,降低功耗。通过InGaP/GaAs HBT单片微波集成电路(MMIC)技术实现该功率放大器芯片。仿真结果表明,功放芯片的小信号增益达到32 dB;1 dB压缩点功率为28.5 dBm@5.5 GHz,功率附加效率PAE超过32%@5.5 GHz;输出功率为20 dBm时,IMD3低于-32 dBc。     

一种低功耗429码编码电路的设计

介绍了一种实用的低功耗429码编码电路。采用一种新颖的电路结构进行设计,并采用厚膜工艺加工制作,整个电路的体积为30mm×20mm×5mm。对各单元电路进行了原理分析,采用PSpice软件进行仿真,并对制作的电路进行测试,测试结果与仿真结果相同。与其他429码编码电路相比,该电路具有功耗低(电源±5V,电流≤1mA)、可靠性高、结构简单、一致性好等优点,可广泛应用于现代机载数据通信系统。     

低于1×10-6/℃的低压CMOS带隙基准电流源

提出了一种新颖的CMOS带隙基准电流源的二阶曲率补偿技术,通过增加一个运算跨导放大器(OTA),使带隙基准参考电路的电流特性与理论分析相符合,实现低温度系数(TC)的参考电流。该电路采用SMIC0.13μm标准CMOS工艺,可在1.2 V的电源电压下工作,有效面积为0.045 mm2。仿真结果表明,在-40～85℃温度范围内参考电流的温度系数为0.5×10-6/℃;当电源电压为1.1 V时,电路依然可以正常工作,电源电压调整率为1 mV/V。     

基于嵌入式系统的功率可控FSK电路的实现

设计了一种基于直接数字频率合成技术的2FSK调制电路。将含有PC104总线模块的嵌入式系统和FPGA,数字电位器相结合,实现了基于嵌入式系统的功率可控FSK电路。将嵌入式系统作为控制中心,用FPGA实现DDS技术的核心单元,把高精度数字电位器作为功率控制电路的核心器件。通过实验表明,设计的电路达到了产生FSK信号并能精确地控制其功率的目的。     

CMOS fully differential second-generation current conveyor

The design of a CMOS fully differential second generation current conveyor is presented. The proposed circuit was designed to incorporate the current sensing technique into a fully differential version of a differential difference amplifier (DDA). A low power class AB circuit realisation has been implemented in 1.2 μm CMOS technology. A variable gain amplifier (VGA) designed to incorporate the circuit has been shown to exhibit constant, low power consumption and constant, wide bandwidth at different gain settings. Experimental results of the proposed circuits are presented     

基于USB2.0的高速高精度数据采集系统数字后端相关电路设计

为了满足数据采集系统对输入信号的高速高精度采集,本文重点介绍了数字后端、时钟电路、电源电路的设计,深入的研究了影响数据采集精度、电路稳定性的关键技术,给出了数字电路、时钟电路和电源电路的详细设计.系统已经设计完成,并已成功地应用到型号工程中.