基于绝热逻辑的低功耗乘法器电路设计

基于绝热开关理论的能量回收逻辑与传统的静态CMOS逻辑相比,能够大大减少电路的功率消耗。这里介绍了一种使用单相正弦电源时钟的能量回收逻辑,分别用静态CMOS逻辑和这种能量回收逻辑设计,并仿真了一个两位乘法器电路,比较了这两种电路的性能。研究表明,采用能量回收逻辑设计的乘法器显著降低了电路的功率消耗。     

近红外光谱仪CMOS图像传感器驱动电路设计

简单介绍了一种典型的CMOS图像传感器G9203-256D,主要用于近红外光谱仪的设计.介绍了此传感器的的驱动电路的设计过程,具体介绍了驱动电路中驱动电压和驱动时序的设计过程.驱动时序基于CPLD器件设计,采用VHDL语言编写程序简化了硬件逻辑设计过程,电路简洁,控制可靠.     

附录 CMOS电路的逻辑设计

CMOS电路是由两种类型的MOS管成对地组成推挽连接的形式所构成的。一般地说,N-MOS管电路部分的结构和P-MOS管电路部分具有对偶的性质。例如,如果一个为并联结构,另一个为串联结构;一个为并-串联结构,另一个为串-并联结构。因此,CMOS电路的逻辑设计可以采取对N-MOS管电路部分和P-MOS管电路部分分别进行逻辑设计的方法来处理。一般的设计过程是这样的,根据真值表分别     

人机结合改善标准单元芯片设计

介绍了一种专用译码电路的芯片设计。该电路采用正向设计方法，共设计主要表现为两个方面；逻辑电路设计和版图设计。简单介绍了电路的逻辑设计；详细描述了采用人机结合的方式，在自动布局布线系统设计的基础上进行人工干预的版图设计方法。     

串行通信接口IP硬核设计与研究

串行通信接口(Serial Communication Interface,SCI)因其结构简洁、使用方便,在各类MCU、DSP和MPU芯片设计中得到广泛的应用.研究工作从串行通信接口可重用逻辑设计和深亚微米工艺下的后端设计技术两个方面着手,完成了串口 IP逻辑设计、验证和基于SMIC013工艺的后端设计,最后该IP模块被应用于某基带信号处理芯片中.     

采用新逻辑设计提高运作速度

电路的数字合成(Digital Synthesizing)产生物理电路需要的输出文件格式、选择生产制造的工艺、厂商等.逻辑设计与仿真验证是ASIC前端设计过程中极为重要的环节,在FPGA/CPLD应用越来越被看好的今天,各种新逻辑设计日益受到重视.通过本系列对功能电路的介绍并导入实际设计中,可提升逻辑电路的运作效能.     

基于ADS1148的铂电阻测温电路设计

为了实现陀螺系统内部的温度监控,采用ADS1148设计一种基于铂电阻的测温电路。介绍了基于铂电阻测试温度的工作原理,重点讨论了测温电路的硬件设计方法,给出了ADC芯片SPI接口的FPGA控制逻辑设计方法。通过试验测试,验证了系统的有效性。     

频率合成器、功率合成器、均衡器、衰减器

0103839采用 SCFL 的 GaAs 双模高速分频器[刊]/王国全//功能材料与器件学报.—2000,6(3).—157～160(K)介绍了三种 GaAs 双模高速分频器的设计,分别讨论了双模分频器的工作原理及三种电路的逻辑设计,以及基于源耦合场效应管逻辑的电路结构,并给出了三种电路的模拟结果。参2     

一种高精度多通道数据采集存储电路的设计

为满足多路多种类信号高精度采样的需求,设计了一种基于FPGA的高精度多通道数据采集存储电路.设计采用新型的高精度Δ-∑模数转换器(Δ-ΣADC)对模拟信号进行采样转换,并给出了电路的硬件设计和控制逻辑设计.具体介绍了抗混叠滤波电路的设计,并详细分析了影响Δ-ΣADC采集精度的因素;设计采用FPGA作为主控芯片,实现对整体电路的逻辑控制.测试结果表明,设计实现了对16路模拟信号的高精度采集存储,满足实际需求.     

用PLD设计定时抢答器

应用数字逻辑设计软件MAX PLUS II 设计六路定时抢答器,阐述了自顶向下的设计方法及电路微型化的可行性.     

基于DSP和FPGA的红外信息数据处理系统

针对红外制导控制信息数据处理系统的功能分析,提出了采用DSP+FPGA的设计方案,即一种基于TMS320C6414与XC2V2000-FG676的信息数据处理系统设计方案,并从工作原理、硬件以及软件3个方面介绍了该系统的设计和实现方法。由DSP完成图像采集单元的信号采集及处理,由FPGA逻辑设计完成主机控制电路功能部分。本设计具有较高的通用性和可靠性,在红外成像导引系统中具有较高的实用价值和应用前景。     

System design for pixel-parallel image processing

A system design for performing low-level image processing tasks in real time is presented. The design is based on large processor-per-pixel arrays implemented using integrated circuit technology. Two integrated circuit architectures are summarized: an associative parallel processor and a parallel processor employing DRAM cells. In both architectures, the layout pitch of one-bit-wide logic is matched to the pitch of memory cells to form high-density processing element arrays. The system design features an efficient control path implementation, providing high processing element array utilization without demanding complex controller hardware. Sequences of array instructions are generated by a host computer before processing begins, then stored in a simple controller. Once processing begins, the host computer initiates stored sequences to perform pixel-parallel operations. A programming framework implemented using the C++ programming language supports application development. A prototype system employs associative parallel processor devices, a controller, and the programming framework. Three sample applications, smoothing and segmentation, median filtering, and optical flow, establish the suitability of the system for real-time image processing     

Design and simulation of novel TLG–SET based configurable logic cells

Single electron tunneling circuits seem to be promising candidates as basic circuit elements of the next generation ultra-dense VLSI and ULSI circuits for their ultra-low power consumption, ultra-small size, and rich functionality. In this paper, design and simulation of novel configurable logic cells (CLCs) using single electron tunneling (SET) technology based threshold logic gate (TLG) are presented. The proposed CLC can realize all Boolean logic functions by configuring the control bits without changing the structure of the circuit and the parameters of TLG–SET based design. The logic operation of the circuit is simulated using Monte Carlo simulation. According to the simulation results, the circuit operation based on the transfer of single electrons between adjacent islands is stable.     

忆阻-CMOS混合模逆电路设计

模逆运算是加密算法中最复杂的运算,更是最关键的模块之一。忆阻器是替代现有的晶体管从而延续摩尔定律的有力竞争者。文中结合信息安全和忆阻器两个领域的研究现状,将忆阻蕴含机制应用于模逆电路设计,研究忆阻器应用于大规模数字电路中的可行性和适应性。首先,基于FPGA平台提出忆阻蕴含逻辑电路模型,进而实现了基础逻辑门和加法器等功能模块;再调用功能模块,成功设计出了基于二进制扩展的Euclidean算法的忆阻-CMOS混合模逆电路。经仿真与验证,模逆模块在200MHz的时钟下能正确地执行设计功能。     

基于背照式CCD的微弱目标成像系统设计

为了对微弱目标进行探测,提出一种采用背照式CCD47-10为传感器的成像系统设计方案。通过对CCD47-10的工作原理和性能参数进行分析,完成电源模块、驱动模块、信号处理模块、数据传输模块的硬件设计。使用VHDL语言完成FPGA中的逻辑电路设计,使用VC++完成上位机软件设计。最后通过搭建实验系统,在微弱光下对光栅进行成像,并分析图像信噪比。实验结果表明,设计的系统在对微弱目标成像时信噪比为72,能够满足对微弱目标探测的应用要求。     

DM6446视频处理系统的硬件电路设计

本文介绍了一种基于TI公司双核心处理器芯片TMS320DM6446的硬件电路系统.通过74AVC 16T245 DGGR,进行逻辑电平转换,降低了成本,与传统的CPLD电平转换方法相比,可以使布板布线更加紧凑,降低硬件的设计难度,成品效果好,跟踪算法在该硬件系统运行后,其处理速度可以达到26帧/s,而DSP占用率仅为5...     

一种基于DSP和FPGA的图像处理系统

设计了一种以FPGA为数据采集逻辑控制单元,以DSP为高端图像处理单元的数字图像处理系统。介绍了该系统的硬件组成、工作原理。从视频编码单元、图像处理单元和视频输出单元对整个系统的构成和设计进行了描述,分析了系统设计时的各个关键技术环节。     

基于DSP和FPGA的通用图像处理平台设计

设计一种基于DSP和FPGA架构的通用图像处理平台,运用FPGA实现微处理器接口设计,并对图像数据进行简单预处理,利用DSP进行复杂图像处理算法和逻辑控制,实现图像数据的高速传输与实时处理。系统可应用于贴片机芯片检测中,并进行性能评估实验。实验表明该系统满足实时性和功耗的设计需求,易于维护和升级,具备较强的通用性。     

基于FPGA的参数可调RS422接口电路设计实现

介绍了一种基于FPGA的波特率可变、数据位和停止位长度可调、奇偶校验功能可选的RS422串行信号接口电路设计。该设计以Altera的Cyclone系列芯片EP3C80F780I7作为控制芯片,以ADI的ADM2687EBRIZ作为RS422差分信号处理芯片。此外,该设计所有运算功能均采用硬件逻辑实现,具有可靠性高、通用性强的特点。     

DSP图像处理系统与PC机高速通信电路设计

基于双口RAM,配合高速单片机、电平转换驱动器以及PCI数据采集卡,设计了一种能够实现DSP图像处理系统与上位PC机之间高速通信的应用电路。介绍了系统组成、接口电路的软硬件实现,以及高速PCI数据采集卡的使用。该电路已应用于某图像处理平台以及相应的测试设备中,通信效果良好。