聚焦离子束装置

聚焦离子束(Focused Ion Beam)技术作为制作光集成电路及三维器件等最新的高性能半导体器件的手段之一,令人注目。特别是利用它进行离子注入是很有前途的。常规的离子注入法是先形成杂质气体的等离子区,从中引出离子,经加速后注入硅或砷化镓基片内,由于这种方式的离子束直径大,所以需用掩模来限制离子注入的区域。随着半导体器件的高集成化,电路图形越来越缩小,1M位以上的存储器其图形尺寸要求在1μm以下,用掩模的方法制出亚微米图形是比较困难的,而聚焦离子束技术可实现无掩模注入,从而成为一项重要的新工艺。     

深能级杂质Zn对n型硅半导体的补偿特性

为得到高B值(材料常数)的单晶热敏材料,采用高温气相扩散的方法在n型硅中掺杂深能级杂质Zn,得到高补偿的硅材料,并对该材料特性进行了测试和分析.结果表明:这种补偿硅具有热敏特性,该材料的B值为6300K左右,其阻值对温度的依赖关系与杂质的补偿程度有关.     

深能级杂质Zn对n型硅半导体的补偿特性

为得到高B值（材料常数）的单晶热敏材料,采用高温气相扩散的方法在n型硅中掺杂深能级杂质Zn,得到高补偿的硅材料,并对该材料特性进行了测试和分析．结果表明：这种补偿硅具有热敏特性,该材料的B值为6300K左右,其阻值对温度的依赖关系与杂质的补偿程度有关．     

电子辐照高阻NTD硅中缺陷能级和少数载流子寿命

<正>近十几年来,用中子嬗变技术在硅中进行磷掺杂,可获得n型高阻NTD硅单晶,用电子辐照在硅中引入复合中心以降低少子寿命的方法,也引起人们的极大关注.为此,我们将NTD硅制成p~+n结二极管,经电子辐照后,分别从深能级瞬态谱(DLTS)测量中获得相应的缺陷能级、俘获截面和浓度等参数,并用二极管反向恢复时间法,测量了这些样品的少子寿命.对所得结果作出初步的分析讨论.     

电子元器件实用知识讲座(6)

<正> 第六讲 晶体二极管 晶体二极管是晶体管的主要种类之一,应用十分广泛。它是采用半导体晶体材料(如硅、锗、砷化镓等)制成的。晶体二极管(以下简称二极管)的种类很多,通常可按结构材料、制作工艺及功能用途进行分类,分类情况如图1所 一、二极管的基本结构、主要特性及命名规定 二极管的基本结构即PN结,其主要特性是单向导电。那么何为PN结?在硅、锗等纯净半导体材料中加入微量的某种杂质,就使纯净半导体变成了杂质半导体,杂质半导体可按加入的杂质分为N型半导体和P型半导体两种。加入杂质后会产生许多带负电电子的杂质半导体称为N型半导     

具有厚耗尽层的“达通”型硅雪崩光电二极管雪崩击穿电压和倍增因子的近似计算

提出了一个分析n+pπp+“达通”型二极管雪崩击穿特性的近似方法,并根据文献资料的数据近似计算了耗尽区达200微米,p区杂质分布均匀及有线性梯度的n+pπp+“达通”型硅雪崩光电二极管的雪崩击穿电压和倍增因子。简要分析了各参数对n+pπp+结构雪崩击穿电压和倍增特性的影响。     

日电中央研究所试制采用SiN隔离层的X射线曝光用的掩模

<正> 日本电气中央研究所试制了实用性强、容易形成微细图形的采用SiN隔离层的X射线曝光用的掩模。过去,形成厚-宽比大的金的微细图形的方法有多种,但不论哪种方法在生产性、线宽控制及缺陷宽度等方面都有问题。该所用等离子体CVD方法形成的SiN膜,以其生产条件决定的易腐蚀的特性而引人注目,因此进行SiN隔离法的研究,也容易得到亚微米领域的金微细图形。形成图形的工艺步骤如下:在掩模基板上顺次形成作为附着层的钛(50A)和作为电镀     

亚毫米波段硅p~ -p-n~ 型崩越二极管

以硅崩越二极管的高频化为目的,利用载流子扩散效应这一点,作出了有利的空穴漂移型二极管。二极管的杂质分布为p~ -p-n~ 型结构,它是在n~-硅上用离子注入及热扩散形成n~ 外延层。p~ -p-n~ 型结构在衬底的一面具有p-n结,比起从前的n~ -p-p~ 型来说,在高频段有减小特别成问题的串联电阻的优点。二极管减薄到5～10微米,减小了串联电阻。这种p~ -p-n~ 二极管观测到从70千兆赫到400千兆赫左右的带宽的连续振荡。具有代表性的特性是在187千兆赫下输出82毫瓦、效率2.5％和在285千兆赫下输出7.5毫瓦等。到现在为止得到的最高振荡频率为394千兆赫。     

利用掺杂的多晶硅扩散源改进薄基区晶体管的工艺

以浓掺杂的多晶硅做为扩散源用在薄基区晶体管的砷扩散和磷扩散的一种新工艺已经发展起来。它包含用化学气相淀积方法淀积掺杂的多晶硅(掺杂的多晶硅以下称为DOPOS)和在氧化环境中的扩散过程。扩散过程中,在DOPOS表面上形成硅氧化膜,它阻止了杂质的外扩散并导致了杂质在DOPOS层中的凝聚。这样一来,通过1000℃的扩散可以在硅衬底中引起大约2×10~(20)原子/厘米~3的高表面浓度。背面散射分析表明在DOPOS和硅衬底的接触面上没有杂质积累;也就是说没观察到堆积现象。DOPOS工艺在重复性和器件大量生产方面是优越的,尤其作为砷发射极扩散方法更有效。由于在扩散过程以后在发射区上面保留了DOPOS,因此成功地防止了铝电极引起的发射极-基极短路。在单个晶体管情况下(As—DOPOS),f_T达5千兆赫;对电流型逻辑门电路的单片集成电路(P—DOPOS),t_(oa)在35毫瓦/门电路时达0.6毫微秒。     

硅/硅直接键合的界面杂质

用SIMS和扩展电阻测试研究了常规p~+/n和n~+/n硅/硅键合界面的杂质O,H,C,N,Fe,Ni以及掺杂原子B,P的行为。经1 100℃ 1小时键合后,界面的H消失;O,C,N稳定;重金属杂质Fe,Ni仍在界面附近;掺杂原子B,P的扩散小于2μm。     

新的硅外延生长法—两段外延生长技术

一、序言近年来,随着集成电路的发展和固体器件的高频化,要求硅外延片的生长层厚度要很薄,且在与基片的界面处杂质分布很徒。这样的片子,在高速变容二极管、双极集成电路、高频晶体管或以PIN二极管、碰撞雪崩渡越时间二极管等为代表的微波二极管的制作中更是不可缺少。这些器件一般是在具有高浓度杂质的硅基片上或在掺杂了高浓度杂质的区域上生长具有低浓度杂质的硅外延层上制作的。一般,硅外延生长是利用调节掺杂气体的浓度或流量来控制杂质浓度。可是,在具有高浓度杂质的基片上生长具有低     

硫掺杂纳米金刚石薄膜的图形化生长

利用电子增强热丝化学气相沉积(EACVD)技术,以CH4/H2/H2S/Ar为工作气体,SiO2/Si为衬底,制备了硫掺杂金刚石薄膜。研究了利用光刻技术实现薄膜的图形化生长。结果表明:以SiO2作掩模的光刻技术能够使得硫掺杂金刚石薄膜在光滑SiO2/Si基片上很好地图形化生长。Hall效应检测表明硫掺杂金刚石薄膜为n型,给出了n型金刚石/p-Si异质结的反向I-V特性曲线。     

新的集成电路结构

最近,新日本无线电公司研制出了由玻璃基板空间隔离技术制成的集成电路,并应用该技术成功地制成了二极管陈列。这种玻璃基板集成电路的制造方法很简单。就是先用通常的扩散方法和平面技术在硅片上形成二极管和晶体管,然后在片子上形成均匀的玻璃层。其后从片子背面把需要隔离的二极管和晶体管部位的硅腐蚀掉,硅除掉后,二极管和晶体管等靠玻璃层来固定。这种隔离不     

分子束外延生长ZnSe p-n结的蓝色电致发光

利用光致发光光谱的方法研究了分子束外延生长氧掺杂ZnSe的光学特性。结果发现氧在ZnSe中作为一种等电子杂质起受主的作用,这种作用与通常使用的掺杂剂如氮所起的作用相同。由ZnSe p-n结得到了蓝色电致发光。Ga和O分别用作n型和p型ZnSe的掺杂剂。电子束感生电流(EBIC)的结果有力地证实了p-n结的形成。室温下46(?)0(?)和77K下44600的带边发射在p-n结的电致发光光谱中占主导地位。     

硅化钽-硅势垒高度测量

用C-V法测量TaSi_2与n型硅及p型硅的接触势垒高度。在TaSi_2和n型硅之间采用一个不超过2nm厚的氧化层以减小TaSi_2-n型硅二极管的漏电电流。测得TaSi_2-p型硅和TaSi_2-n型硅势垒高度分别为0.715eV和0.373eV。     

硅中的砷离子注入

关于高速双极型集成电路和高频晶体管的发射极、金属-氧化物-半导体大规模集成电路的源和漏等所需的在硅中形成浅的高浓度的n型杂质层的方法,最引人注目的是砷的离了注入法。作为砷扩散通常有砷烷的汽相扩散法、将含有砷的溶液涂于片子表面的涂敷扩散法、掺杂氧化物源法以及重掺杂的硅的固-固扩散法等,但从各种方法的试验情况来看,特别对于微细图形浅结的控制和器件制造工艺过程的共通性方面而言,看来最优越的方法要算砷的离子注入法。与上述各种热扩散法相比,砷的离子注入法耗源量少,操作也比较容易,从防护措施上来说也是一个好方法。如以前所指出的那样,砷之     

一种新的铝和铝-铜-硅的干法腐蚀技术

本文介绍一种新的干腐蚀技术,即铝的“反应掩蔽溅射腐蚀”技术。这种工艺技术可刻蚀微细线条的铝和铝-铜-硅合金膜图形,没有目前通用的反应溅射腐蚀方法存在的许多麻烦问题。这种技术把淀积和腐蚀包含在一个工艺过程之中,在三氧化二铝、铝和铝-铜-硅合金被腐蚀的同时,所有其他材料表面却被涂敷上一层SiOx膜。这在本质上产生特别大(铝/掩模和铝/衬底)的腐蚀速率比。此外,腐蚀气体不含有通常会产生浸蚀和钻蚀现象的氯。事实上,这种腐蚀技术兼有反应溅射腐蚀和非反应溅射腐蚀的优点。本文介绍的腐蚀气体是四氟化硅/氧混合气体。研究结果表明,大多数添加的杂质气体对腐蚀的影响非常小。但是,添加水或氢气则可明显地影响腐蚀特性。文章示出了用光致抗蚀剂作掩蔽层采用四氟化硅/氧/氢混合气体进行反应掩蔽溅射腐蚀的典型腐蚀剖面。     

碲镉汞的离子注入

在3～5和8～12μm 波段,碲镉汞(MCT)已成为红外探测和热成象的最重要的半导体材料。目前,高质量光电二极管可利用包含离子注入形成 n-p 结的工艺来制作。但是,掺杂机理还说不清楚,因为这种化合物半导体的电学性质,不仅由杂质决定,而且还由“缺陷”及与化学配比的偏离所决定。离子注入 MCT 的主要特征是:在注入的材料中,退火前观察到的是 n~+电学掺杂。“缺陷”似乎是产生这个现象的原因,因为形成这一 n~+层不需要任何进一步退火,同时也不怎么依赖注入条件及注入离子的性质。本文描述了离子注入 MCT 的一般性质。我们将给出观测缺陷所引起的载流子浓度饱和、结迁移和退火材料性质等许多问题。这些问题的回答有助于了解离子注入 MCT 的掺杂机理。看来经过注入杂质,接着进行退火的掺杂也是一个更为复杂的问题,因为它主要与缺陷的退火和化学配比的控制有关。p 型掺杂杂质和 n 型掺杂缺陷之间的竞争,提出了通过离子注入形成 p 型层的可能性问题。     

在薄硅外延片上制备高频肖特基势垒二极管

采用超高真空化学气相沉积技术,在n型重掺Si衬底上生长了轻掺的薄硅外延层,利用扩展电阻和原子力显微分析对外延层进行了检验.结果表明,重掺Si衬底与薄硅外延层之间的界面过渡区陡峭,外延层厚度在亚微米级,掺杂浓度为10 1 7cm- 3.在此外延片上制备了高频肖特基二极管的原型器件,与传统的硅基肖特基二极管相比截止频率有了大幅提高     

在薄硅外延片上制备高频肖特基势垒二极管

采用超高真空化学气相沉积技术,在n型重掺Si衬底上生长了轻掺的薄硅外延层,利用扩展电阻和原子力显微分析对外延层进行了检验.结果表明,重掺Si衬底与薄硅外延层之间的界面过渡区陡峭,外延层厚度在亚微米级,掺杂浓度为1017cm-3.在此外延片上制备了高频肖特基二极管的原型器件,与传统的硅基肖特基二极管相比截止频率有了大幅提高.