共查询到19条相似文献,搜索用时 131 毫秒
1.
设计并实现了一款1 200 V/600 A半桥结构的大功率SiC模块.模块内部通过SiCMOSFET多芯片并联构成.针对传统模块中由于功率回路与驱动回路的耦合而导致的并联芯片不均流问题,将芯片的辅助驱动电极从芯片表面引出,避免了两者的耦合问题.同时借助仿真软件,证明了并联芯片的不均流问题得以改善.将本设计模块与国外同规格的SiC模块进行了电学参数的测试对比,同时与同规格的Si基IGBT模块进行对比.结果 表明本设计模块与国外模块相比,静态性能略差,动态性能更优;且SiC模块的损耗比同规格的Si基模块的降低了约51%.对SiC功率模块进行了相关可靠性试验,结果显示样品均未发生失效. 相似文献
2.
传统的SiC模块常采用平面布局,各芯片的工作电路存在明显的不对称性,芯片间存在源极侧公共支路,支路上的耦合电感将导致严重的动态电流不均衡.首先对源极侧公共支路耦合电感对并联芯片间动态电流分布的影响进行了详细分析,建立了描述动态不均衡电流和源极侧公共支路耦合电感关系的解析模型,揭示了该电感对芯片动态均流的影响机理.随后,基于该模型提出了一种立体的多芯片并联圆周布局,该布局能够消除并联芯片间的电流耦合效应,并且提高了源极寄生电感的一致性.最后,仿真与实验结果表明,所提出的新型立体圆周布局下,并联芯片间的动态电流分布一致性显著提高. 相似文献
3.
4.
5.
SiC MOSFET分立器件的并联结构已在中大功率应用中广泛使用,为了充分利用并联的优势,需解决并联动态电流不均衡问题.在SiC MOSFET特性参数中,阈值电压是影响并联动态均流特性最主要的参数.通过建立SiC MOSFET双管并联的电路模型,探究了并联动态电流不均衡的补偿策略,推导了阈值电压对SiC MOSFET开关管动态均流程度影响的公式.建立了含寄生电感的双管并联电路模型,提出了两种双管并联动态电流不均衡的无源补偿策略,即基于共源极寄生电感的补偿策略以及基于开尔文源极电感和功率源极寄生电感并联的补偿策略.通过仿真比较了两种无源补偿策略下的开关总损耗.最后,优化了基于开尔文源极电感和功率源极寄生电感并联的补偿策略,并通过双脉冲实验验证了此并联补偿策略下的动态均流效果. 相似文献
6.
压接型绝缘栅双极晶体管(IGBT)的驱动印制电路板(PCB)寄生参数不一致会引起瞬态过程中内部IGBT芯片栅极电压不一致,芯片不能同时开通,造成芯片的瞬态不均流.结合压接型IGBT驱动PCB结构及运行工况,建立了包含驱动源、芯片模型、驱动PCB的一体化电路模型,分析了栅极内电阻、栅射极电容以及驱动电阻对驱动电压一致性的影响.在此基础上提出了驱动PCB电感匹配、并联芯片数匹配以及集中电阻补偿的驱动PCB的调控方法,以实现对栅极电压一致性的有效调控.研究表明驱动电阻是造成芯片栅极电压不一致的主要因素.利用上述调控方法可将芯片开通时间的不均衡度由79.2%分别降低至2.86%、7.1%和7.5%,实验验证了所提出的驱动PCB调控方法的有效性. 相似文献
7.
设计了一种静态电流约为0.6μA的运算跨导放大器电路,并已经成功地应用于一款超低静态电流的新一代低压差线性稳压器芯片中。此放大器的突出优点是与Foldback过流保护电路融合在一起,使得芯片不需要专门的限流模块,大大减少了器件与电流支路,极大地提高了电流利用率,实现了超低功耗。 相似文献
8.
9.
10.
大功率电源系统的发展趋势是实现电源组件模块化,再通过多个模块的并联以满足负载功率的要求。模块化电源的并联运行是扩大电源系统容量和提高固态雷达发射机可靠性的重要手段,要实现电源模块并联运行的可靠性,各电源模块应具有良好的均流特性。文中通过对不同并联方法的分析比较,介绍了最大电流法自动均流控制电路的工作原理及设计,并由试验给出均流效果。 相似文献
11.
分析了多相DC-DC变换器的均流环路小信号动态特性以及极限环振荡条件,提出一种基于平均电流的数字均流技术,并据此实现了一种多相DC-DC数字控制器。采用基于同步设计的均流控制电路和数字脉宽调制器实现电流均衡和相位交错。该多相DC-DC数字控制器芯片基于0.18μm CMOS工艺设计。仿真结果表明,在10~20 A阶跃负载电流下,输出过冲/下冲电压在20 mV以内,开关频率在0.5 MHz~2 MHz范围内可调整,均流误差从20.8%减小到5%以下。 相似文献
12.
IGBT并联设计参考 总被引:1,自引:0,他引:1
本文主要分析如何实现并联IGBT静态和动态过程的均流,并提出了一些用于减少电流不平衡的相关并联方法,以便于客户并联设计。重点突出一些荔实现并联方案的IGBT模块新封装,叉提出一些实现并联均流的均衡措施。用相关的试验证实一些分析结论。 相似文献
13.
14.
《Microelectronics Reliability》2014,54(11):2423-2431
A novel method is presented for online estimation of the junction temperature (Tj) of semiconductor chips in IGBT modules, based on evaluating the gate-emitter voltage (Vge) during the IGBT switch off process. It is shown that the Miller plateau width (in the Vge waveform) depend linearly on the junction temperature of the IGBT chips. Hence, a method can be proposed for estimating the junction temperature even during converter operation – without the need of additional thermal sensors or complex Rth network models. A measurement circuit was implemented at gate level to measure the involved time duration and its functionality was demonstrated for different types of IGBT modules. A model has been proposed to extract Tj from Vge measurements. Finally, an IGBT module with semiconductor chips at two different temperatures has been measured using Vge method and this method was found to provide the average junction temperature of all the semiconductor chips. 相似文献
15.
16.
17.
随着绝缘栅双极性晶体管(IGBT)使用的电压等级越来越高,关于绝缘栅双极性晶体管(IGBT)开关暂态的研究显得尤为重要。在机理模型的基础上能细划分为MOSFET与BJT,即金属氧化层半导体场效晶体管与双极结型晶体管两个部分,对其进行建模,列举出模型参数提取方法。该模型可在Matlab中实现,把IGBT作为案例列出模型参数数值,分析比较高压开通暂态、关闭暂态与开关损耗仿真结果,以此检验机理模型对高压IGBT是否适用。 相似文献
18.
A. Castellazzi M. Ciappa W. Fichtner G. Lourdel M. Mermet-Guyennet 《Microelectronics Reliability》2006,46(9-11):1754-1759
IGBT modules are critical components for the reliability of power converters used in traction applications. A thorough analysis of all stressful operating conditions is a complex task, which requires versatile simulation capability. In this paper a comprehensive electro-thermal model of an IGBT-module is developed. Then, circuit simulation is used to investigate the power sharing between parallel chips during transient operation. Unbalances are observed, their causes identified and their influence on device degradation pointed out and discussed. 相似文献
19.
Sheng-Hua Li Chang-Ming Liaw 《Power Electronics, IEEE Transactions on》2004,19(4):937-946
This paper presents the current sharing and robust voltage regulation controls for paralleled digital signal processor-based soft switching-mode rectifiers (SSMRs). First, the design and implementation of single-module SSMRs are made. In dealing with the current control loop design of each SSMR module, the small-signal model is derived and used to design the current-controlled pulse-width modulation (PWM) scheme. As to the common voltage control loop, its dynamic model is estimated from measurements. Then, a quantitative design procedure is developed to find the parameters of the voltage controller according to the prescribed control specifications. As the changes of parallel number and operating condition occur, the robust control is added to reduce the voltage regulation control performance degradation. The proposed multimodule operation control scheme consists of a master controller and N slave controllers. The former further consists of a common voltage controller and a current distribution unit, and the latter are the current-controlled PWM schemes of all SSMRs. Each slave controller receives the weighted sinusoidal current command from the master controller and regulates the feedback current of SSMR. The results confirm that the designed parallel SSMR system possesses good line drawn current power quality, module current sharing and voltage regulation control performances. 相似文献