共查询到20条相似文献,搜索用时 20 毫秒
1.
2.
3.
针对DAB模式I下的系统参数,本文介绍了OFDM调制中2048点FFT的FPGA实现技术关键点,包括蝶形运算的设计,数据存储地址的产生,旋转因子及其存储地址的产生.同时介绍了块浮点结构实现FFT的方法. 相似文献
4.
5.
根据实时信号处理的需求,提出了一种基于FPGA的512点流水线结构快速傅里叶变换(FFT)的设计方案,采用4个蝶形单元并行处理,在Xilinx公司的Virtex7系列的FPGA上完成设计.处理器将基2算法与基4算法相结合,蝶形运算时把乘法器IP核的旋转因子输入端固定为常数,而中间结果用FIFO缓存.采用硬件描述语言verilog完成设计,并进行综合、布局布线,测试结果与MATLAB仿真结果相吻合. 相似文献
6.
基于FPGA的激光测距系统中基4算法的FFT研究 总被引:1,自引:0,他引:1
文章提出了利用可编程逻辑器件FPGA通过硬件来实现快速傅立叶变换( FFT)的基4
算法,提出了采用两个蝶形运算器同时并行计算,每次蝶形运算按顺序进行的结构,将并行处理与顺序处理相结合,提高并行度和数据吞吐量,每次蝶形运算时间不超过1μs,完成整个256点复数FFT运算大约需要120μs左右,同时又节省资源。该方法在激光矿井提升机位置跟踪系统中应用取得了良好效果。 相似文献
7.
8.
详细介绍基2时间抽取快速傅立叶变换(DIT-FFT)的基本原理,在深入研究蝶形运算的基础上,针对蝶形运算中数据和运算参数地址选取的复杂性问题,通过对三个简易计数器的设计,解决蝶形运算中复杂的地址选取操作,使蝶形运算过程简单化,最后基于FPGA平台对基2DIT-FFT蝶形运算的存储器模块和计数器模块进行仿真实现。 相似文献
9.
10.
《中国无线电电子学文摘》2007,(1)
TN4 2007010760并行数据FFT/IFFT处理器的设计/万红星,陈禾,韩月秋(北京理工大学信息科学技术学院电子工程系)//北京理工大学学报.―2006,26(4).―338~341.针对采用快速傅里叶变换(FFT)技术的多种应用场合,在分析基-2及基-4按时域抽取Cooley-Turkey算法特点的基础上,提出一种高性能FFT/IFFT处理器的硬件设计架构。通过改进基-4蝶形单元,可进行形如2的幂次方点数的FFT/IFFT运算。该结构能够并行地从4个存储器中读取蝶形运算所需操作数。仿真结果表明,该结构可以运用于对面积和速度要求较高的应用场合。图5表1参8 相似文献
11.
12.
设计了一种基于FPGA的1 024点16位FFT算法,采用了基4蝶形算法和流水线处理方式,提高了系统的处理速度,改善了系统的性能。提出了先进行前一级4点蝶形运算,再进行本级与旋转因子复乘运算的结构,合理地利用了硬件资源。对系统划分的各个模块使用Verilog HDL进行编码设计。对整个系统整合后的代码进行功能验证之后,采用Quartus Ⅱ与Matlab进行联合仿真,其结果是一致的。该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力,在数字信号处理领域有广泛应用。 相似文献
13.
设计出一种可以用于FPGA高效实现的基-3 FFT算法,采用改进的三端前馈延迟转换器结构,优化了延迟和运算过程。针对蝶形运算中复数乘法器占据大量内存的问题,引入了CORDIC旋转器实现输入与旋转因子相乘的运算,可以降低乘法运算的复杂度,该CORDIC旋转器采用改进的高基CORDIC算法,解决了传统的CORDIC算法迭代次数多、延迟大的问题,从而达到高吞吐率要求。该基-3 FFT算法以寻址变序、流水处理的方式,可以满足最高运行频率为404 MHz的FFT处理要求。与基于传统复数乘法器的基-3 FFT算法相比,基于CORDIC旋转器的基-3 FFT算法使功耗平均减少了22%,使总延迟平均减少了29%。 相似文献
14.
目前,研究资源节约型的低复杂度混合基快速傅里叶变换(FFT)设计技术具有重要的应用价值。本文基于现场可编程逻辑门阵列(FPGA)平台提出并实现了一种新型混合基FFT分解算法。该算法基于原位存储结构设计,采用素数因子分解与库利-图基分解相结合的混合分解模式,在省去了一步旋转因子乘法运算的同时也有效减小了存储空间和运算量,并采用通用蝶形单元模块设计使得算法能够同时适应基2、基3、基4的FFT运算。仿真结果表明,该算法可以极大提高FFT处理点数的灵活性,有效节省运算资源。 相似文献
15.
三通道高速数据采集与脉冲压缩系统的实现 总被引:2,自引:0,他引:2
介绍了一种三通道高速数据采集与脉冲压缩系统的研究与实现。系统使用AD13465实现14位32MSPS数据采集,使用FPGA实现1024点和256点可变点数脉冲压缩。脉压模块采用双蝶形运算单元并行处理,其中的基4蝶形运算单元可同时完成FFT、复乘和IFFT运算,使硬件的规模减少到正常情况下的1/3。系统采用块浮点算法以提高动态范围。脉压结果使用32位IEEE754/854浮点格式输出。整个芯片完成1024点和256点脉压时间最快分别为57.70μs和12.65μs。 相似文献
16.
目前随钻测井信号无法实现高速传输,现有的井下泥浆脉冲传输技术传输速率较慢.本文提出了一种正交频分复用(OFDM)随钻无线传输系统可以实现高效的井下数据传输.但该系统存在其发射信号中固有的高峰均功率比(PAPR)问题.本文基于OFDM随钻无线传输系统,提出了一种分级的基-4 IFFT改进SLM算法降低其PAPR.该算法将N=4n点的基-4 IFFT运算 分为前k级和后n-k级的蝶形运算,信号在两级IFFT之间乘以相位序列.理论分析表明:该法较传统SLM算法IFFT复杂度可降低近60%. 相似文献
17.
OFDM技术在高速数据传输中得到了广泛的应用,根据OFDM的特点,提出了一种基于IFFT/FFT的OFDM调制解调器的低成本FPGA实现方法,最后给出了FPGA上的15点FFT运算单元的计算结果。实践证明,该方法具有设计简单、快速、高效和实时性好等特点。 相似文献
18.
设计了一种应用于802.11a的64点FFT/IFFT处理器.采用单蝶形4路并行结构,提出了4路并行无冲突地址产生方法,有效地提高了吞吐率,完成64点FFT/IFFT运算只需63个时钟周期.提出的RAM双乒乓结构实现了对输入和输出均为连续数据流的缓存处理.不仅能实现64点FFT和IFFT,而且位宽可以根据系统任意配置.为了提高数据运算的精度,设计采用了块浮点算法,实现了精度与资源的折中.16位位宽时,在HJTC 0.18μmCMOS工艺下综合,内核面积为:0.626 7 mm2,芯片面积为:1.35 mm×1.27 mm,最高工作频率可达300 MHz,功耗为126.17 mW. 相似文献
19.
Viterbi译码算法的关键技术研究 总被引:1,自引:0,他引:1
在对Viterbi译码算法进行分析的基础上,论述了蝶形运算单元和路径存储的理论分析和实现方法,解决了蝶形运算单元在路径存储上有限字长效应引起的溢出问题,同时给出了基于FPGA的Viterbi实现框图和译码的实际测试结果. 相似文献
20.
基于IEEE浮点表示格式及FFT算法,提出一种基2FFT的FPGA方法,完成了基于FPGA高精度浮点运算器的FFT的设计。利用VHDL语言描述了蝶形运算过程及地址产生单元,其仿真波形基本能正确的表示输出结果 相似文献