级联COSINE滤波器在抽取滤波中的研究

为了解决高速抽取滤波器系统中传统CIC滤波器旁瓣抑制不够的问题,通过对级联COSINE抽取滤波器和传统CIC抽取滤波器的原理推导进行对比,分析出级联COSINE滤波器在幅频特性上同CIC滤波器具有很大相似之处,且在满足高速抽取滤波器的情况下,同时具备很好的低通特性和硬件实现性。通过MATLAB仿真实验得到,级联COSINE滤波器在进行32倍整数抽取时,第一旁瓣衰减约是传统CIC滤波器的2倍,进而说明相对于传统CIC滤波器,级联COSINE滤波器具有更好的旁瓣抑制性能。     

Lagrange半带滤波器在数字抽取滤波器中的应用

高阶CIC滤波器的补偿滤波器通带内波纹较大,且幅值增长很快,会引起补偿后的CIC滤波器通带不平坦和阻带放大,影响了它的性能的提高.实际中往往只采用低阶的CIC滤波器,并且放在整个数字抽取滤波器的前端.反之,Lagrange半带滤波器的通带较平坦,而且在混叠带内衰减很大.由于通带较平坦,因此可以不用对其进行补偿,从而高阶的Lagrange半带滤波器可以被使用,这样它在混叠带内的衰减比补偿后的CIC滤波器要大的多.Lagrange半带滤波器的抽头都是以2为底的分数,硬件实现较简单.实验说明使用4阶的CIC加8阶Lagrange半带加FIR滤波器的方式,滤波后的噪声功率比传统的4阶的CIC加FIR滤波器的方式要小,并且其功耗也较小.     

一种类正余弦CIC滤波器

传统CIC滤波器由于其实现不需要乘法器和存储器,因此已在各种变采样率系统中得到了广泛的应用。但是传统CIC滤波器的通带失真较大,阻带衰减较小,而且其积分器工作在高采样率端,这很大程度限制了它在对性能要求较高的变采样率系统中的应用。而后来提出的各种CIC滤波器,如锐化CIC滤波器、ISOP-CIC滤波器和CIC-Cosine滤波器等,或者只改善通带特性,或者只改善阻带特性,或者积分器运行在高采样率端。本文在分析对比了传统的CIC滤波器、锐化CIC滤波器、ISOP-CIC滤波器和CIC-Cosine滤波器的频率特性的基础上,引入一种类余弦预滤波器和一种类正弦预滤波器,再加上多级级联的传统CIC滤波器,构成一种多级结构的类正余弦CIC滤波器。所引入的类正弦预滤波器和类余弦预滤波器分别用于减小CIC滤波器的通带失真和增大其阻带衰减。仿真结果表明,所提出的类正余弦CIC滤波器比传统的CIC滤波器、ISOP-CIC滤波器、CIC-Cosine滤波器都具有更小的通带失真和更大的阻带衰减。同时所引入的两级预滤波器工作在低采样率端,并且通过使用多相分解技术同样可使多级级联的CIC滤波器工作于低采样率端。      

改进型CIC抽取滤波器的FPGA实现

为了解决以往设计的CIC抽取滤波器存在的数据速率高以及功耗高的问题,研究了改进型CIC抽取滤波器的FPGA实现过程,优化CIC抽取滤波器硬件实现结构,采用FPGA实现抽取滤波器的设计。分析CIC抽取滤波器的硬件实现结构和位宽,通过Hogenauer抽取滤波器结构,得到6级16抽取的CIC硬件实现结构,将该结构变换成4个CIC抽取滤波器的级联式FPGA实现,逐级降低数据速率,提升数据位宽。以FPGA实现CIC抽取滤波器过程中,分析了其运算时寄存器所需的最高位宽,避免产生数据溢出问题。实验结果表明,所设计的改进型CIC抽取滤波器是有效的,可降低数据速率和系统功耗。     

一种数字下变频抽取滤波器的设计

对一个针对数字下变频应用的抽取滤波器从设计指标到版图实现的设计过程进行了详细介绍.该抽取滤波器实现了20倍的降采样,由CIC滤波器、CIC补偿滤波器和半带滤波器三级依次串联而成.通过利用抽取滤波器的等价变换和多项分解性质,各滤波器级的硬件电路开销和运行功耗都得到了降低.     

Sigma-Delta ADC数字抽取滤波器的设计和实现

数字抽取滤波器是Sigma-Delta(Σ-Δ)模数转换器(ADC)的重要组成部分,它负责撞鄄驻调制器输出信号的滤波和抽取。文中设计的数字抽取滤波器由级联积分梳状(CIC)滤波器、CIC补偿滤波器和半带滤波器组成。首先,介绍Σ-Δ ADC原理;然后,讨论数字抽取滤波器的原理及实现;接着,分别从MATLAB和Verilog实现验证抽取滤波器的功能;最后,通过测试实际芯片验证数字抽取滤波器的功能和性能,满足设计要求。     

认知无线电中下变频信号处理的频谱研究

针对认知无线电中下变频处理中的信号抽取过程对信号频谱的影响进行了研究,信号抽取由积分梳状(CIC)滤波器、半带(HB)滤波器及多相滤波器级联而成,利用傅里叶变换对各环节处理后的信号频谱进行理论推导,得出各级抽取后信号频谱的变化规律及各参数选择要注意的问题。通过实验仿真,对整个抽取系统进行测试,仿真结果表明,采样率为fs的信号经过3级抽取,且抽取倍数为D_(CIC)·D_(HB)·D_(多相)时,输出信号的采样率变为fs/(D_(CIC)·D_(HB)·D_(多相)),与理论推导结果一致,实现了多速率信号处理。     

基于FPGA的DDC中CIC滤波器的设计

文中基于多速率数字信号处理原理,设计了用于数字下变频技术的CIC抽取滤波器.通过分析CIC滤波器的原理及性能参数.利用MATLAB设计了符合系统要求的CIC滤波器,并通过FPGA实现了CIC滤波器的设计.     

基于Matlab和FPGA的CIC滤波器的设计

基于多速率信号处理原理,设计了用于下变频的CIC抽取滤波器,由于CIC滤波器结构只用到加法器和延迟器,没有乘法器,很适合用FPGA来实现,所以本文分析了CIC滤波器的原理,性能及影响参数,借助MATLAB的FDATool工具箱设计符合系统要求CIC滤波器,并利用Simulink结合具体的结构建模仿真,验证CIC滤波器性能是否达到要求,最后在FPGA上实现这个结构的CIC滤波器设计,并进行了模拟仿真,综合验证。     

WiMAX系统中CIC滤波器的补偿设计

CIC滤波器能够高效地实现内插或抽取,是无线通信的常用模块.传统的CIC滤波器通带平坦性差、阻带衰减不充分,不能直接用于信号带宽大,数据速率高的WiMAX系统.针对这一问题,文中在比较现有的部分改进方法的基础上,提出用一个以等波纹逼近法设计的,频响为反sinc函数的FIR数字滤波器来补偿WiMAX系统中的CIC.以实现WiMAX系统的数字下变频为例,仿真结果表明,经补偿后的CIC滤波器通带和阻带性能均得到改善,能够有效地应用于WiMAX系统.     

一种可编程的14位CIC内插滤波器

CIC滤波器作为一种高效的多采样器件,具有低通滤波的作用。它仅利用加法器、减法器和寄存器(无需乘法器),实现简单、成本低且速度高,因此被广泛应用。文章介绍了一种2～63倍内插率可编程的14位CIC内插滤波器的结构和特性,讨论了在设计中应注意的溢出保护、CIC通带补偿等问题。     

卫星电视中数字下变频技术的研究

基于传统的卫星电视接收机结构，提出了一种可应用于卫星接收机的数字下变频算法。针对级联积分梳状（CIC）滤波器的不足，提出了一种改善CIC滤波器幅频特性方法，经过对比分析表明性能改进后的滤波器通带衰减显著减少，过渡带也更为陡峭，有效降低有用信号的畸变和混叠的干扰，保证了抽取滤波信号的完整性，结果表明其性能可保证卫星接收器获得良好的下变频效果。     

数字接收机中合成滤波器的设计与性能分析

在宽带／窄带兼容的数字接收机中，匹配滤波器一般需要前置级联积分梳状（CIC）滤波器。在高性能要求的系统中，还需要对CIC进行补偿。传统的方法是将CIC补偿滤波器和匹配滤波器分开设计，而本文提出了一种将两者合并，使用一个滤波器来实现两种功能的方法。在不增加滤波器阶数的情况下，这种方法可以得到更好的滤波器性能，同时又节约了硬件资源。     

多速率采样中的CIC滤波器设计与分析

CIC滤波器是常用于多速率采样抽取或内插过程中的高效滤波器,具有结构简单,易于工程实现的特点。以提高采样速率为例,首先介绍了内插理论和CIC滤波器原理,重点给出了CIC滤波器设计方法,并分析了CIC滤波器级联级数和滤波器阶数的选取对通带衰减和旁瓣抑制的影响,仿真结果验证了设计方法的有效性和可行性。     

基于FPGA的极窄带滤波器的分析与设计

高性能极窄带滤波器是多普勒体制雷达接收机的关键功能模块。滤波器的设计除要求极窄的过渡带外,还需具备极大的镜频抑制比以及极小的带内失真。针对单速率以及包含抽取的多速率极窄带滤波器设计要求,分别提出了基于插值FIR滤波器的优化参数以及级联积分梳状（CIC）滤波器的性能曲线。在FPGA实现中进行了资源对比,采用文中给出的板窄带滤波器设计优化方法可达到最佳的资源性能比。最后基于滤波器IP核设计了高性能极窄带滤波器模块,具备很强的工程应用价值。     

一种基于CIC滤波器的有效锐化方法研究

介绍了对积分梳状滤波器（CIC滤波器）的有效锐化。所提出的锐化滤波器的结构由两个主要部分组成：一个梳状滤波器的级联部分和一个锐化滤波器部分。所提出的方案使得滤波器中锐化部分的工作速率比输入速率大为降低，其频谱响应特性比传统的也有所改进。通过MATLAB仿真，可看出改进锐化后的滤波器性能更优。     

基于GC5016的短波收发机数字上下变频设计

鉴于传统中频数字化短波收发机性能及复杂度受模拟前端电路制约,介绍了射频直接低通采样的数字化处理方案,其中GC5016用于数字上下变频,重点对GC5016中的级联积分梳状滤波器(CIC)和可编程有限冲激响应滤波器(PFIR)的联合设计进行了仿真研究和硬件验证.该数字上下变频的带外抑制达100 dB,带内平坦度控制在0.1dB,完全满足射频数字化收发机的设计要求.