基于ARM11的嵌入式Linux NAND FLASH模拟U盘挂载分析与实现

介绍了嵌入式Linux操作系统下基于三星微处理器S3C6410的NAND FLASH模拟U盘的原理与实现方法。操作系统采用Linux 2.6.28版本,平台为飞凌OK6410-A开发板。采用的方案是通过添加一个512 MB的NAND FLASH分区空间,配置Linux系统USB Gadget功能,实现划分出的512MB的NAND FLASH空间以U盘存储系统与PC机通信。该方案的文献目前在国内外同等操作系统版本和平台上并无先例。通过上述方案成功地实现了S3C6410开发板划分出512MB的NAND FLASH空间以U盘形式挂载到了PC机上,实现与PC机的信息交换。     

一种卫星数传通信频谱异常分析

优秀的数传通信链路设计应该能够适应各种情况下的数据传输,某卫星数传分系统在设计初期,发现调制后的频谱异常,分析了特殊情况下数据流设计对偏移正交相移键控(OQPSK)调制信号的影响,找出了卫星数传链路频谱异常的原因。重点分析特殊情况下的输入数据和数据基带处理中组帧加扰方式对OQPSK调制信号星座图和频谱产生的影响,提出适合数传通信链路设计的建议。     

大容量弹载数据记录器的设计与实现

提出了一种大容量弹载数据记录器的设计方案,该方案主要完成3路高速图像数据的接收,每个通道的数据带宽为每秒150Mbyte/s,存储容量为128GByte。设计选用Xilinx公司的FPGA作为主控制器,完成对高速数据的接收,缓存和存储。接收单元采用FPGA内部集成的高速串行收发器RocketIO GTP,单个链路的数据接收速率为3.125Gbps;缓存单元采用两片DDR2 SDRAM芯片对接收到的高速数据进行乒乓缓存;存储单元采用32片NAND FLASH构成存储阵列,对缓存后的数据进行存储。同时,该记录器能够对存储的数据进行事后读取并进行分析。     

一种NAND FLASH自启动的新方法

分析了系统从NAND FLASH启动的一般模式,该模式下需要芯片内的片上存储器的支持,提出了在缺少片上存储器支持的系统中,直接从NAND FLASH启动的一种方案,从而降低了该款芯片的面积成本,完成了硬件电路的设计和启动代码的实现,且该方案已在一款基于ARM7TDMI的处理器芯片中测试成功。     

基于NAND FLASH高速海量存储系统设计

文中以宽带雷达信号记录为背景,介绍了一种基于NAND FLASH的高速海量存储系统的组成机制和设计方案。系统采用NAND FLASH作为存储介质,FPGA作为主控芯片,通过跨LUN流水操作和ECC校验,实现对高速实时数据的可靠存储。并提出一种有效的坏块管理机制,较为高效地完成坏块管理,同时节省了系统资源。实验结果表明,系统可以以600MB/s的写入速率,300MB/s的读取速率稳定工作。为宽带雷达信号的实时记录研制提供了有力的技术支撑。     

基于AMBA总线的NAND FLASH控制器软硬件划分设计

在AMBA AHB总线上实现NAND FLASH控制器有多种方案。为使其具有更好的兼容性,既能支持主流型号NAND FLASH的各种命令,同时又兼顾到读写效率,该设计根据NAND FLASH本身的操作特点,提出一种软硬件划分的设计方案,以软硬件结合的方式设计出NAND FLASH控制器。该设计通过系统级仿真,功能符合NAND FLASH操作规范。     

WinCE系统上大容量NAND Flash驱动设计与优化

NAND Flash具有存取速度快、体积小、成本低的特点,适宜作为海量数据的存储设备.本文设计了一种大容量NAND FLASH在WinCE系统上的实现方案.通过动态扇区分配、坏块管理和数据缓存等技术,提高了Flash驱动的安全性、稳定性和读写性能.经过优化后,平均读取速度2Mbyte/s,写入速度3Mbyte1/s.整个驱动通过了微软测试工具CETK(WinCE Test kit)的测试.     

某车载数据记录设备的高速大容量存储系统设计

该数据记录设备的存储系统采用FPGA为控制核心,存储介质选用NAND FLASH 存储芯片,采用乒乓工作思想,利用并行处理技术和流水线技术实现了多片低速FLASH时高速数据的存储,提高了整个系统的存储容量和存储速度。     

一种高速大容量图像存储装置的关键技术研究

针对高速图像采集存储要求,设计一种高速大容量存储装置。该装置以FPGA为主控芯片,以FPGA内部集成的高速串行收发器Rocket I/O GTP作为图像数据接收单元,通过FPGA控制MCB硬核操作2片DDR2 SDRAM构成兵乓缓存单元,以32片NAND FLASH组成的阵列为存储单元,采用交叉双平面页编程技术对FLASH进行数据存储。实现了对3个速率为50 MB/s的图像通道数据实时采集存储。通过对FLASH阵列中的图像数据进行回读分析,测试结果无误,验证了系统功能的有效性和可靠性。     

基于数字调制的高速数传发射机技术研究

针对现有卫星对地数传系统传输速率低、调制模式单一和无法在轨重配置等问题,运用了现代数字信号处理技术和先进数字元器件,提出了一种基于数字调制的高速数传发射机方案。简要介绍了系统结构、基本原理和核心器件,重点分析了方案中的高增益、低复杂度的信道编码技术、基于并行查表的数字成型技术和基带数字预失真技术,并给出了相应的技术方案,为下一代数字化卫星数据传输系统的实现奠定基础。     

YAFFS2在嵌入式系统中的实现

针对某系统程序量大,需要长时间实时存储大量数据,而目前的嵌入式系统存储容量小,不能满足需要的问题,根据FLASH具有可反复擦除和永久保存数据的特性,提出了大页NAND FLASH和YAFFS2文件系统相结合的解决方案。通过对Bootloader和嵌入式Linux内核的移植以及YAFFS2文件系统的制作,很好地解决了系统的海量存储问题。测试结果验证了该方案的可行性。     

NAND FLASH在电子战设备中的应用

在电子战设备中,我们如果能获得设备的工作状态信息和脉冲描述字,就能用于事后的分析。本文介绍了NAND FLASH的特点,分析了在电子战设备中使用NAND FLASH实现多文件存储和脉冲描述字存储的方法。表明NAND FLASH提供了一种低成本的高容量的固态存储,完全能满足电子战设备存储信息的需求。     

声无线传感网络节点数据高速存储实现

无线传感网络是现代信息技术的融合,随着无线传感网络的广泛使用,以及每一个节点采集数据量的不断增大,为保证数据处理与传输速度的匹配,需要在一定时间内进行数据存储,同时也为后续数据分析提供了保证。通过流水线技术和交错双平面页编程技术实现了对NAND 型FLASH的高速存储。在理论分析下,最高可以达到40MB/s的数据存储。试验中增加冗余以30MB/s的速度进行存储,结果表明存储和读取数据正确,并且整个系统可靠、稳定。     

一种基于AMBA总线的 NAND FLASH控制接口电路设计

NAND FLASH采用8根I／O信号线复杂的传送控制、地址和数据信息,其控制逻辑需要专门设计。该接口设计基于ARM 7TDMI核,AMBA AHB总线结构,支持1bit ECC校验和位宽转换。接口设计中的状态机由命令字发送状态组完成对NAND FLASH命令字发送,地址发送状态组完成写地址发送,读状态组完成读操作,写状态组完成写操作。该设计已通过仿真和芯片验证测试,功能符合NAND FLASH操作规范。     

基于ARM9内核Processor对外部NAND FLASH的控制实现

目前流行的ARM9 CPU中,没有集成NAND FLASH的控制器,可以通过使用NOR FLASH的控制器或者VLIO的控制器,实现对外部NAND FLASH的控制。实测结果显示,用8bI/O的NAND FLASH,在文件系统下读/写的速度为3MB/s,擦除的速度为65MB/s,满足现在流行手持设备对Memory的要求。     

基于FPGA的NAND FLASH控制器

主要介绍现场可编程阵列FPGA在NAND FLASH芯片测试仪系统中的应用,由于芯片本身内部结构非常复杂,还可以允许坏块的存在,而且坏块的数目在使用过程中还可以增加,这使得对芯片进行操作变得非常难,而利用FPGA对NAND FLASH进行控制,可以非常方便地对他进行读写、擦除以及坏块判断等几种重要的操作,从而能快捷、准确、稳定地测试出芯片的好坏,为NAND FLASH厂商和用户提供更为准确的判断依据。     

加快Windows CE下FAT文件系统加载速度的方法及实现

针对Windows CE应用于大容量NAND FLASH时文件系统加载速度慢的问题,分析NAND FLASH驱动程序的结构和FAT文件系统的加载过程,提出以块为单位存储部分文件系统信息的创新优化方案。在Xscale PXA270的平台上测试表明,经优化后文件系统加载速度大约可以提高50%。此方案对类似的嵌入式系统研究也有借鉴作用。     

基于DSP的视频采集存储系统设计

介绍了视频采集存储系统的硬件设计及主要模块的数据处理流程、系统测试结果。采集制式为PAL的视频信号。经过视频解码器TVP5150转换为数字视频数据,利用TMS320DM642和CPLD器件及与非门Flash等主要器件实现了集视频数据采集、以太网传输、存储、压缩于一体的视频处理系统,该系统可用于工业流程检测、智能交通、机器人巡逻等涉及运动图像处理的领域。     

USB1.1 Mass Storage类设备的研究与实现

针对嵌入式设备与PC主机大容量数据传输的需要,利用NAND FLASH存储介质设计实现USB Mass Storage类设备.通过分析PXA255处理器的USB硬件架构和Windows CE操作系统下USB软件驱动流程,解决制约Mass Storage类设备传输速度的瓶颈问题.NAND FLASH自身读写速度和USB数据传输速度是制约Mass Storage类设备传输速度的重要因素.根据USB协议规范和NAND FLASH存储介质特征,在SCSI读写命令执行过程中每次存取64 kbyte大小数据.经过测试,速度可以达到500 kbyte/s,满足快速传输数据的需要,实现提高主机与嵌入式设备传输速度的目标.