基于ARM＋FPGA的重构控制器设计

为满足可重配置系统的灵活性要求,介绍了一种“ARM处理器＋FPGA”结构的重构控制器的设计,提出由ARM微处理器通过模拟JTAG接口的FPGA在系统配置目标可编程器件的方法。给出系统设计的硬件结构,并详细介绍了JTAG在系统配置FPGA的时序要求,以及在此结构中如何利用IEEE JTAG 1149．1边界扫描测试技术和喵述JTAG总线标准的XSVF格式配置文件来实现对目标可编程器件进行在系统配置。     

JTAG模式下的MPC5554外部FLASH编程的设计与实现

在分析Freescale公司32位微控制器MPC5554的FLASH编程特性基础上,完成了MPC5554外部扩展FLASH存储器的软、硬件设计。研究利用Codewarrior编译器、P＆amp;E调试器与JTAG接口模式组合的软件开发平台实现外部FLASH编程的软件属性配置及编程设计。重点研究MPC5554相关寄存器配置实现与JTAG模式下对AM29LV160DT进行擦除和写入的编程原理。该设计成功实现JTAG模式下对MPC5554外部FLASH存储器编程,为利用MPC5554实现复杂多变量控制系统打下基础。     

用于混合信号VLSI的可扩展JTAG控制器IP核设计

正电子发射断层成像系统（PET）前端读出电路是数模混合信号超大规模集成电路芯片.针对多通道高性能PET专用集成电路芯片的特点,采用JTAG控制器对该芯片进行初始控制和辅助测试.采用TSMC 0.18μmCMOS工艺设计实现了一个可扩展的JTAG控制器IP核,支持14组可扩展控制信号和16个多位寄存器扫描链的读/写操作,并配备定制的底层驱动软件.该JTAG控制器IP核还可用于其它混合信号VLSI的控制与测试,具有较强的通用性和工程实用价值.     

边界扫描测试的原理及应用设计

文章介绍了边界扫描测试的原理 ,分析了联合测试行动组JTAG控制器的逻辑状态 ,并给出了JTAG测试具体应用的VHDL原代码和逻辑仿真波形。利用JTAG接口可以方便地进行复杂IC芯片连接的故障定位 ,灵活控制IC芯片进入特定的功能模式等。     

基于NiosII的液晶屏控制器SOPC设计

为实现TFT-LCD显示控制器的SOPC-IP设计,选择FPGA-EP4CE6F17C8作为设计验证平台,采用verilog语言,针对全彩AT070TN84TFT-LCD,由Nios II软核处理器、SDRAM控制器、JTAG UART、LCD控制器、Avalon总线等组成TFT-LCD控制器。以Nios II软核处理器为核心,各IP核(如SDRAM控制器、TFT-LCD控制器等)通过Avalon总线相连接到Nios II上,并通过Avalon总线接口模块、DMA模块、FIFO模块和时序产生模块完成了TFT-LCD控制器IP核设计,实现800×480分辨率,16bit颜色深度的彩色图形显示控制。显示实验运行稳定,图像清晰,色彩丰富,无闪屏、错行等现象,视觉效果良好,设计具有良好的可配置性、复用性和移植性。实践证明该设计行之有效。文中给出了控制器的设计原理、实现方法、仿真与实验过程的同时,重点讲述与控制器IP核相关的各设计环节。     

基于JTAG的计算机硬件实验系统的设计与实现

介绍了一种利用自建JTAG边界扫描结构、基于FPGA实现的计算机硬件实验教学系统。针对系统中计算机与FPGA内实验电路的信息交换以及对实验电路的运行控制两个关键点进行了研究,将边界扫描测试协议作为信息传递手段实现了计算机与FPGA内部实验电路以及运行控制器之间的数据通信。设计了自建JTAG边界扫描结构,并设计了相对通用的运行控制器以实现对不同计算机硬件课程不同实验电路的运行控制。设计以STM32作为主控芯片的USB和JTAG协议之间的协议转换器,用以连接计算机和FPGA中的自建JTAG边界扫描结构。以16位微程序控制的微处理器作为目标实验电路,在AlteraDE2-115教育开发板上对该系统进行了实现和验证。试验表明,该系统在可靠性、稳定性等方面均能满足高校计算机硬件实验的需求。     

面向电子控制器的片上可调试性结构设计

提出一种满足电子控制器高可靠要求的片上调试结构。通过复用JTAG接口,可以消除冗余引脚带来的成本和体积开销,同时基于TAP控制器而设计的自定义指令,使得JTAG链路实现结构测试和功能调试的融合;针对调试命令与总线访问的协议转换需求,设计一种低开销与高效率的串并转换单元,配合外围的调试软件和协议转换器,实现全局地址空间的调试访问。实验结果表明,设计的调试结构使得调试时间平均缩短79.8%,面积开销下降16.73%,同时显著提高了调试链路的可靠性。     

基于ARM+FPGA的终端重配置硬件平台实现

介绍了基于ARM和FPGA的端到端重配置终端的硬件平台设计方法.给出了系统设计的硬件结构和重要接口,提出了由ARM微处理器通过JTAG在系统配置FPGA的方法,以满足重配置系统中软件的灵活性要求.并详细介绍了JTAG在系统配置FPGA的时序要求.     

JTAG调试通信接口的软件模拟

介绍了对处理器中JTAG调试通信接口的软件模拟方法。JTAG接口负责连接主机端与目标处理器,其由tdi、tms、tck和tdo构成,其中tck是tap控制器的时钟控制信号,比处理器的主频小几个数量级;Tms是tap状态机控制信号,tdi和tdo分别是串行数据输入和输出信号。主机端的这种时钟信号是脉冲性的,不具有周期性,给模拟主机端同目标处理器的通信带来困难。利用当前主流操作系统中的多任务环境,给主机和目标处理器分配不同的进程,结合共享内存机制和进程间通信机制有效地实现了对JTAG调试接口信号的软件模拟。这种方法目前已经用在了GodsonX处理器的JTAG调试系统中。     

基于ARM＋FPGA的终端重配置硬件平台实现

介绍了基于ARM和FPGA的端到端重配置终端的硬件平台设计方法。给出了系统设计的硬件结构和重要接口,提出了由ARM微处理器通过JTAG在系统配置FPGA的方法,以满足重配置系统中软件的灵活性要求。并详细介绍了JTAG在系统配置FPGA的时序要求。