基于DM642的X．264编码器优化

X．264编码器注重实效性,在不明显降低编码性能的前提下,降低编码的计算复杂度,摒弃了JM中一些耗时相对较大但对性能的提升影响很小的模块,因此嵌入式系统中常选用X．264编码器。移植到DSP平台的X．264编码器,编码效率不佳,平均只有0．7f／s。为了能够在DSP平台上进行高效率的编码,采用了代码优化以及DM642优化2种优化方式来优化移植到DM642平台的X．264编码器。对优化过后的X．264编码器在DM642平台上进行了实验。实验结果表明,优化过后的X．264编码器对CIF格式视频序列的编码时间大幅度的降低。     

H．264在DM6446平台上的移植与实现

视频编码系统对压缩率和实时性有很高的要求,X264算法的高压缩率和TMS320DM6446平台的高性能为最新的H．264算法的实现提供了可能。本文概述了DM6446芯片特点,X264算法的编码过程,X86与C64x＋平台的差异性,讨论了基于X264模型的算法移植过程,并给出了QCIF图像序列的测试结果。     

基于T264的编码器在DM642PCI平台上的实现

介绍了支持H.264性能的T264模型在DM642PCI平台上的实现及其可行性,分析了T264模型的整体框架,将T264源代码移植到DM642PCI开发板上,进行了项目级、程序级的合理优化、算法改进、冗余程序的删改和辅助功能的完善,实现H.264标准基本档次的视频图像的实时采集实时编码.     

基于DM642的T264视频编码器优化

H．264／AVC是最新一代视频编解码标准,具有优异的压缩性能和很高的复杂度。DM642是一款用于高效视频图像处理的芯片。为了降低编码器的复杂度和满足项目实时性需求,文中首先将T264源代码移植到DM642平台上,并根据项目需要对算法进行裁剪,然后对编码器实施存储器优化、CCS编译优化参数配置、C代码改写、写线性汇编．从而实现了T264编码器向DM642平台的深度移植。其结果是压缩QCIF格式的视频序列速度随图像复杂度的不同达到了30～45帧／ff秒的实时压缩编码。     

基于TMS320DM642和H.264的网络视频监控系统设计

文中给出了一种基于TMS320DM642和H.264的网络视频监控系统的设计方案,并对其主要硬件TMS320DM642和H.264编码器进行了详细描述,论述了编码器优化的基础上,同时给出了H.264编码码流的网络传输方法。实验结果证明,利用这个方案所设计的硬件平台和软件,可以实现H.264编码码流的网络实时传输。     

H.264视频编码器在DM6437上的优化实现

为了实现基于DSP的H.264视频编码器的实时性能,提出了一系列优化实现方法。首先结合TMS320DM6437硬件特点,描述了X264代码向TMS320DM6437平台的移植过程和优化方法,重点介绍了整数DCT变换和量化的线性汇编编写及汇编级优化。实验结果表明,本编码器实现了cif格式视频的实时编码,Dl格式视频的编码速率也达到了18 fps,基本满足视频监控系统中编码器的需求。     

基于TMS320DM6446的X264编码器的移植和优化

比较了H264的几种开源代码的优缺点,选择X264算法。由于X264算法需要经过向DSP上的移植和优化才能满足实时处理的要求,选用TMS320DM6446作为硬件平台,完成了X264编码器向TMS320DM6446的移植和优化,优化主要包括编码器选项、运动估计算法、EDMA以及内联函数等方面的优化。实验结果表明,在保证视频质量的前提下,编码效率明显提高,基本达到CIF格式序列的实时编码要求。     

基于DSP平台H．264编码器的实现与优化

相对于以前其他的标准,H.264标准在分层编码、帧内/帧间预测编码、多帧参考、预测精度等技术方面做了巨大的改进。因此,在TMS320DM642平台上实现H.264基档次编码器的移植与优化显得格外实用和必要。基于对DSP平台的结构特性和H.264的计算复杂度分析,主要从以下3个方面对H.264编码器进行了优化:核心算法、数据传输和存储器/Cache使用。实验结果表明,对于CIF格式的视频序列,最优化后的H.264编码器能够达到每秒高于24帧的编码速度,满足了视频处理对于实时性的要求。     

基于TMS320DM642的X264视频编码器的优化

简单介绍了TMS320DM642数字信号处理器的硬件构成,简要给出了DSP平台的程序优化一般流程.着重研究了TMS320DM642平台优化X264视频编码器,包括算法与系统结构优化,乒乓缓存优化,循环体的优化以及DSP汇编实现.     

基于DM642平台的x.264编码器EDMA技术的设计与实现

TI公司的TMS320C64x DSP系列图像多媒体处理的DSP芯片强大的处理能力为H.264复杂编码算法的实时实现提供了可能.作为对x.264编码器基于DM642平台优化编码效率的一个环节,文章在分析DM642中EDMA硬件结构以及参数空间的基础上讨论了基于该平台的EDMA技术的设计思路.并以一帧视频源图像由外存搬移到内存为例说明具体的实现方法,最后对完成EDMA通道的配置后.在实际编码过程中的EDMA数据传输过程进行描述.     

基于TMS320DM6446的H．264编码器实现与优化

为实现DSP平台下的视频信号压缩处理,研究了H．264视频编码标准的性能和技术特点。选甩TMS320DM6446作为信号处理器,给出系统的硬件设计方案。简单分析了H．264几种开源软件,描述了X264编码器向TMS320DM6446平台的移植过程和优化方法,并重点研究改进算法结构和使用汇编指令优化的方法。实验结果表明,优化后的编码器在保证了较高图像质量的前提下,编码效率得到明显提高。     

基于TMS320DM642平台的 H.264编码器优化与实现

针对TI公司的多媒体处理芯片TMS320DM642硬件结构特点,设计了适应实时信号处理的高性能H.264编码器架构。采用了先进的快速变换和搜索算法,完成了对代码的逐步优化和调试。实验结果表明,该编码器能实现对各种运动幅度视频数据的快速编码,满足不同运动级别视频信号的实时处理。     

基于RF5框架的X264编码器的实现

采用TI公司在实时操作系统DSP/BIOS下推出的RF5框架,成功地在DM642上实现了X264视频编码器,为进一步优化算法提供了清晰、高效、稳定的系统.     

基于TMS320DM642的MPEG-4视频解码的软件优化

在自主开发的以TMS320DM642为核心的嵌入式MPEG-4监控平台上,通过对C代码和汇编代码的优化,以及存储空间的分配等手段,实现了系统对视频解码的实时性要求.     

基于TMS320DM642的网络视频监控服务器的研究与实现

基于TMS320DM642DSP处理器构建的硬件平台,采用JPEG图像压缩标准,系统在软件设计上采用了TI的RF5框架和DSP／BIOS实时内核,采用了扩展的“类驱动／微驱动”二级设备驱动程序模型,实现了一个具有实时视频监控和以太网传输功能的网络视频监控服务器。     

H.264/AVC视频编码器在DM642平台上的实现与优化

文章介绍了H．264视频压缩标准的原理和DM642数字信号处理器的结构，并在该平台上实现了H．264视频编码器。对H．264标准中的几个主要模块进行了理论分析，并结合该数字信号处理器的特点对程序进行了优化．有效降低了整个编码器的运行时间。实验结果表明文章实现的视频编码器在性能和效率方面都达到了良好的效果。     

基于DM642的嵌入式无线视频监控系统硬件设计

选用TMS320DM642作为系统CPU,并采用最新视频编码标准H．264压缩算法,实现基于CDMA网络传输的无线视频监控和视频数据存储系统。文中详细地描述了系统组成、结构和功能,对系统各个组成模块进行了详细分析和设计,主要包括视音频输入、CDMA传输串口、IDE及USB通信等模块,并针对DM642高速CPU,分析了系统设计中应注意的问题。     

基于H.264编码算法的高速CCD视频压缩系统设计

为了满足航空大面阵CCD相机视频数据高速、实时传输和存储的要求,本文设计了一种基于H.264视频编码算法的压缩系统。整个压缩系统分为CCD前端、视频压缩、视频显示、视频压缩码流存储以及压缩分析单元,视频压缩单元采用高性能视频专用DSP处理器TMS320DM642,软件平台采用在CCS3.1上使用C语言实现H.264压缩算法。为了使压缩算法高效快速的运行,本文使用了DSP/BIOS资源来管理软硬件工作。 为了高速交互数据,采用了EDMA高速搬运数据策略,进而保证了数据实时传输的需要。实验结果表明,本文提出的压缩系统可以稳定正常的工作,具有良好压缩性能,在压缩比40:1~10:1范围内,平均信噪比高于35dB,满足了航空CCD相机应用的需求。     

基于DM642的H.264视频压缩系统设计与优化

给出一种基于TMS320DM642的视频压缩系统设计方案,然后从系统结构、硬件设计和软件设计优化3个方面介绍DM642在开发该视频压缩系统中的具体应用,最后给出了试验结果.